Определение адресов портов и синтез дешифратора адреса ППИ.

 

ППИ подключен к системной шине с использованием адресного пространства ввода-вывода и занимает в нем четыре четных адреса начиная с адреса . Для определения значений адресов портов ввода-вывода составим таблицу 5 в которой покажем состояние сигналов на системной шине адреса А7...А0 и адре­суемый при этом порт. При составлении таблицы считаем, что разряд адреса А0 не используется и всегда равен 0, разряды адреса А2 и А1 используются для вы­бора портов и регистра управляющего слова внутри ППИ.

Состояние шины адреса								Адресуемый порт	Адрес порта HEX
A7	A6	A5	A4	A3	A2	A1	A0
0	1	0	0	0	0	0	0	Порт A	40
0	1	0	0	0	0	1	0	Порт B	42
0	1	0	0	0	1	0	0	Порт C	44
0	1	0	0	0	1	1	0	РУС	46

Таблица 5. Распределение адресов портов ввода-вывода

Как видно из составленной таблицы, порты ввода-вывода и регистр управ­ляющего слова, которые входят в состав ППИ занимают 4 адреса в диапазоне 40Н...46Н. Поскольку в МП системе могут присутствовать УВВ с другими ад­ресами, то для безошибочной работы нужных портов необходимо формировать сигналы их выбора. Эту функцию выполняет дешифратор адреса ППИ (ДШ ППИ), который формирует сигнал CS с уровнем логического 0, активизирующий БИС ППИ, только при установке на шине адресов, отведенных для данного уст­ройства. Составим таблицу 6 истинности для дешифратора адреса ППИ.

Входные сигналы							CS Выходной сигнал
A7	A6	A5	A4	A3	A2	A1
0	1	0	0	0	0	0	0
0	1	0	0	0	0	1	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	1	0
все остальные комбинации							1

Таблица 6. Таблица работы дешифратора адреса ППИ

Запишем логическое выражение для выходного сигнала, с учетом того, что входные сигналы A2, A1 являются фиктивными.

и перейдя в базис ИЛИ-НЕ, получим

Дешифратор адреса ППИ будет иметь вид как на рисунке 11.

 

Составление полной функциональной схемы формирователя на основе МП.

 

Все разработанные выше аппаратные части и выбранные устройства формирователя объединим в единую функциональную схему МП системы. На ней покажем в виде элементов принципиальной схемы ЦП К1810ВМ86, ППИ К580ВВ55, синтезированный ДШ ППИ и ЦАП. Остальные узлы схемы покажем в виде функциональных элементов. Данная схема изображена в приложении 2.

 

Разработка детального алгоритма работы микропроцессорной системы.

 

При разработке детального алгоритма (рис.12.) используется обобщенный алгоритм, показанный на рис.9. и исходные данные. При этом считаем, что массив кодов в ОЗУ (таблица 4) уже сформирован, следовательно, блок 1 обобщенного алгоритма в детальный алгоритм включать не будем.

Поскольку МП использует сегментацию памяти, адреса ячеек определяем в виде: PA=Seg : EA,

где PA – двадцатибитовый полный (физический) адрес ячейки;

Seg – шестнадцатибитовый адрес сегмента (база, сегмент);

EA – шестнадцатибитовый адрес ячейки внутри сегмента (смещение).

Таким образом, для адресов (таблица 4), получим таблицу 7:

Таблица 7. Адреса ячеек ОЗУ

PA	Seg	EA
00280	0028	0000
00282	0028	0002
00284	0028	0004
00286	0028	0006
00288	0028	0008
0028A	0028	000A
0028C	0028	000C
0028E	0028	000E
00290	0028	0010
00292	0028	0012
00294	0028	0014
00296	0028	0016
00298	0028	0018
0029A	0028	001A
0029C	0028	001C
0029E	0028	001E
002A0	0028	0020
002A2	0028	0022
002A4	0028	0024
002A6	0028	0026
002A8	0028	0028

 

Разработка алгоритма подпрограммы задержки.

 

Для разработки алгоритма ПП задержки найдем число тактов задержки N_З:

N_З= N_C-N_Ф,

где N_Ф – число тактов между двумя соседними выводами кода ЦАП в порт без учета подпрограммы.

N_З=10000-118=9882

ПП задержки реализуется путем включения в алгоритм подпрограммы холостых (пустых) команд NOP. Каждая команда NOP выполняется за 3 такта частота CLK. Последовательно можно включать любое количество холостых команд, но для экономии памяти и компактности целесообразно выполнять эти команды в цикле. Регистр МП СН используется как счетчик циклов и в него загружается число R, равное числу повторений цикла задержки. Поскольку СН восьмиразрядный регистр, то загружаемое в него число не должно быть больше 255₍₁₀₎.

Найдем число повторений цикла задержки из соотношения:

,

где n – количество последовательно включенных команд NOP в блоке 24.

Для того чтобы R было не больше 255, выберем n=10, тогда R= 247₍₁₀₎=F7h

⇐ Предыдущая123

Поделиться: