Двухразрядный линейный дешифратор.

Дешифраторы – микросхемы средней степени интеграции, предназначенные для преобразования двоичного кода в напряжение логического уровня, появляющееся в том выходном проводе, десятичный номер которого соответствует двоичному коду. Например, входной код должен сделать активным провод с номером 9. Во всех остальных проводах дешифратора сигналы должны быть нулевыми.

Дешифраторы также различают по емкости, по числу каналов, по типу построения (линейные, матричные) а также по формату входного кода (двоичный, двоично-десятичный).

Дешифраторы находят различное применение в вычислительной и информационно-вычислительной технике. Одно из них – управление индикаторами, отражающими знаковую информацию.

Дешифраторы применяют в различных устройствах обработки и передачи информации: в телемеханике, в вычислительной технике (декодирующие устройства, преобразователи представления величин), в радиотехнике и измерительной технике (детекторы, демодуляторы), в системах телефонной и телеграфной связи. Назначение предопределяет структуру, число входов и выходов Д., форму и последовательность входных и выходных сигналов.

Здесь представлен линейный дешифратор на 2 входа и, соответственно, 4 выхода и временные диаграммы, поясняющие его работу.

Линейные дешифраторы обладают высоким быстродействием, однако из-за ограниченного количества входов типового элемента серии разрядность дешифрируемого кода не велика.

При интегральном исполнении дешифратора количество выходов микросхемы лимитировано, поэтому на вход подается прямой код X_l+ X_m. Инверсные разряды кода формируются инверторами, находящимися внутри кристалла микросхемы. Во избежание искажений результатов дешифрации целесообразно синхронизировать работу дешифратора. С этой целью кодовая комбинация поступает на вход дешифратора по стробирующему импульсу, который подается только после установления разрядов кодов на входных винтелях. Используя входы управления при параллельном включении микросхемы, можно дешифрировать код большей разрядности.

Типы АЦП.

Ниже перечислены основные способы построения электронных АЦП:

АЦП прямого преобразования или параллельный АЦП содержит по одному компаратору на каждый дискретный уровень входного сигнала. В любой момент времени только компараторы, соответствующие уровням ниже уровня входного сигнала, выдадут на своём выходе сигнал превышения. Сигналы со всех компараторов поступают на логический шифратор, генерирующий бинарный цифровой код в зависимости от количества логических единиц, присутствующих на его входе. Данные с шифратора фиксируются в параллельном регистре, и, в общем случае, частота дискретизации АЦП может зависеть лишь от аппаратных характеристик логических и аналоговых элементов, а также от частоты требуемой выборки значений. Параллельные АЦП очень быстры, но обычно имеют разрешение не более 8 бит (256 компараторов), так как влекут за собой большие аппаратные затраты. АЦП этого типа имеют очень большой размер кристалла микросхемы, высокую входную ёмкость, и могут выдавать кратковременные ошибки на выходе. Часто используются для видео или других высокочастотных сигналов, а также широко применяются в промышленности для отслеживания быстро изменяющихся процессов в реальном времени.

Последовательно-параллельные АЦП сохраняя высокое быстродействие позволяет значительно уменьшить количество компараторов, требуещееся для преобразования аналогового сигнала в цифровой. Содержат в своем составе два — три параллельных АЦП. Второй АЦП служит для уменьшения ошибки квантования первого АЦП путем оцифровки этой ошибки. Для увеличения скорости выходного оцифрованного потока данных в последовательно-параллельных АЦП применяется конвейерная работа параллельных АЦП.

АЦП последовательного приближения или АЦП с поразрядным уравновешиванием содержит компаратор, вспомогательный ЦАП и регистр последовательного приближения. АЦП преобразует аналоговый сигнал в цифровой за N шагов, где N — разрядность АЦП. На каждом шаге определяется по одному биту искомого цифрового значения, начиная от СЗР и заканчивая МЗР. Последовательность действий по определению очередного бита заключается в следующем. На вспомогательном ЦАП выставляется аналоговое значение, образованное из битов, уже определённых на предыдущих шагах; бит, который должен быть определён на этом шаге, выставляется в 1, более младшие биты установлены в 0. Полученное на вспомогательном ЦАП значение сравнивается с входным аналоговым значением. Если значение входного сигнала больше значения на вспомогательном ЦАП, то определяемый бит получает значение 1, в противном случае 0. Таким образом, определение итогового цифрового значения напоминает двоичный поиск. АЦП этого типа обладают одновременно высокой скоростью и хорошим разрешением. Однако при отсутствии устройства выборки хранения погрешность будет значительно больше (представьте, что после оцифровки самого большого разряда сигнал начал меняться).

⇐ Предыдущая123456789Следующая ⇒

Поделиться: