Построение параллельного двоичного счетчика на базе JK-триггера.

 

Таблица переходов параллельного счетчика с модулем пересчета 24, построенного на основе JK-триггеров, представлена в таблице 11.

Таблица 11.

№

Текущее состояние в такте t

Следующее состояние в такте t+1

Таблица возбуждений триггеров

10-е

2-ое

10-е

2-ое

Q5

Q4

Q3

Q2

Q1

Q5

Q4

Q3

Q2

Q1

Q5

Q4

Q3

Q2

Q1

J5

K5

J4

K4

J3

K3

J2

K2

J1

K1

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

-

 

 

Произведём построение карт Карно и их минимизацию через программу Gorgeous Karnaugh Free:

 

Получившиеся в результате минимизации булевы функции:

 

Представим функции J5 и J4 так:

Для функции J4 используем микросхему КР1533ЛА2 и элемент НЕ микросхемы КР1533ЛН8. Для всех остальных используем микросхему КР1533ЛИ3.

В качестве триггеров мы можем использовать следующие микросхемы:

КР1533ТВ6 (Icc=4, 5мА, tзд.=20нс),

КР1533ТВ9 (Icc=4, 5мА, tзд.=15нс),

КР1533ТВ15 (Icc=4мА, tзд.=18нс).

По потребляемой мощности выигрывает микросхема КР1533ТВ15. Но у неё инверсный вход К, из-за чего потребуются дополнительные аппаратные затраты. Поэтому будем использовать микросхему КР1533ТВ9. Микросхема работает по отрицательному фронту тактового сигнала. Проинвертируем сигнал С через элемент НЕ микросхемы КР1533ЛН8. Чтобы усилить сигнал R по току проинвертируем его два раза, а чтобы усилить сигнал логической единицы проинвертируем сигнал логического нуля.

Полученная схема параллельного двоичного счетчика на базе JK-триггеров и микросхем КР1533ЛИ3, КП1533ЛА2 и КР1533ЛН8 представлена на рис.13.

Рис. 13. Схема параллельного двоичного счетчика на базе JK-триггеров и микросхем КР1533ЛИ3, КР1533ЛА2 и КР1533ЛН8.

Нагрузка по току со стороны источника входного сигнала начальной установки:

IiH( R ) = 0, 02мА, IiL( R ) = 0, 1мА.

Нагрузка по току со стороны источника входного сигнала синхроимпульса:

IiH( С ) = 0, 02мА, IiL( С ) = 0, 1мА.

Нагрузка по току со стороны источника входного сигнала логической единицы и логического нуля:

IiH = 0мА, IiL = 0, 4мА.

Потребляемая мощность:

Р = Ucc*(Icc(КР1533ЛН8) + 3*Icc(КР1533ТВ9) + Icc(КР1533ЛИ3) + Icc(КР1533ЛА2)) = 5, 5*(12+3*4, 5+3+0, 9) = 161, 7мВт.

Задержка переключения счетчика (Тпер.С) по входу «С» равна tзд.(КР1533ЛН8) + tзд.(КР1533ТВ9) по входу «С» + 2*tзд.(КР1533ЛИ3) = 7+19+2*13 (нс) = 52нс.

Время формирования выходных сигналов счетчика (Тформ.С) по входу «С» равно tзд.(КР1533ЛН8) + tзд.(КР1533ТВ9) по входу «С» = 7+19 (нс) = 26нс.

Задержка переключения счетчика (Тпер.R) по входу «R» равна 2*tзд.(КР1533ЛН8) + tзд.(КР1533ТВ9) по входу «R» + 2*tзд.(КР1533ЛИ3) = 2*7+18+2*13 (нс) = 58нс.

Время формирования выходных сигналов счетчика (Тформ.R) по входу «R» равно 2*tзд.(КР1533ЛН8) + tзд.(КР1533ТВ9) по входу «R» = 2*7+18 (нс) = 32нс.

Поскольку задержка микросхем tзд.(КР1533ЛА2) + tзд.(КР1533ЛН8) меньше задержки микросхемы 2*tзд.(КР1533ЛИ3), задержка этих микросхем не учитывается для общей задержки схемы.

Количество ИМС, использованных в составе схемы двоичного счетчика – 6 шт., а общее количество корпусов, включая фильтрующие конденсаторы и разъем – 14 шт.

 

⇐ Предыдущая12345678910Следующая ⇒

Поделиться: