Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология
Образование Политология Производство Психология Стандартизация Технологии


Binary Multiplication (двоичное умножение)



Binary division (деление двоичных чисел)

Floating-point arithmetic (арифметические операции для чисел с плавающей точкой)

20 Typical logic gates and their functions (основные логические вентили и их функции).

21 Commutative Laws of Boolean Algebra with your examples (коммутативные законы c Вашими примерами)

22 Associative Laws of Boolean Algebra (ассоциативные законы) with your examples (c Вашими примерами)

23 Distributive Laws of Boolean Algebra (дистрибутивные законы) with your examples (c Вашими примерами)

24 Laws of absorption (законы поглощения) with your examples (c Вашими примерами)

25 Generalized agglutination laws (законы обобщенного склеивания) with your examples (c Вашими примерами)

26 DeMorgan’s laws (законы де Моргана) with your examples (c Вашими примерами)

27 Rules of Boolean Algebra (правила алгебры логики) with your examples (c Вашими примерами)

28 Universality of NAND gates (универсальность элементов «И-НЕ») with your examples (c Вашими примерами)

29 Universality of NOR gate (универсальность элементов «ИЛИ-НЕ») with your examples (c Вашими примерами)

30 The "buffer" gate (буферный логический элемент).

31 The "Tri-state Buffer" (буфер с тремя состояниями)

32 Switching functions (переключательные функции).

33 Boolean functions of two variables – двоичные функции 2-х переменных

34 Sum-of-products form (SOP) – сумма произведений

35 Sum-of-products form (SOP) – форма суммы произведений

36 Minterms for a logic function (минтерм логической функции)

37 Maxterm for a logic function (макстерм логической функции)

38 A prime implicant of a logic function (Простой импликантой функции)

39 Essential prime implicants (Существенная простая импликанта)

40 Логическая функция дизъюнктивной формы (a logic function of disjunctive form (ДФ - DF)):

41 Логическая функция конъюнктивной формы (a logic function of conjunctive form (КФ))

42 Minimization by Boolean Algebra (минимизация логических функций с помощью законов и теорем алгебры логики): a) Grouping (группирование)

43 Minimization by Boolean Algebra (минимизация логических функций с помощью законов и теорем алгебры логики): b) Multiplication by redundant variables (умножение на избыточные переменные)

44 Minimization by Boolean Algebra (минимизация логических функций с помощью законов и теорем алгебры логики): c) Application of DeMorgan's Theorem (использование теорем де Моргана)

45 Minimization by Karnaugh Maps (использование карт Карно)

46 Decoders (дешифраторы)

47 Memory Address Decoder (декодер адресов памяти).

48 BCD to 7-Segment Display Decoder (дешифраторы для преобразования двоично-десятичного числа в десятичное)

49 Coders (encoders) (шифраторы)

Priority Encoder (приоритетный шифратор)

51 Logic circuit of 8-to-3 Bit Priority Encoder (схема приоритетного шифратора 8-3).

52 Multiplexers (мультиплексоры)

53 2x1 Multiplexer (мультиплексор 2x1)

54 Demultiplexers (демультиплексоры)

55 1-to-4 Channel De-multiplexer (Демультиплексор1х4)

56 1-bit Half Adder (1-битовый полусумматор).

57 1-bit full adder (1-битовый полный сумматор). 

58 1-bit full adder constructed using AND-OR inverter gates (1-битовый полный сумматор на основе элементов И-ИЛИ-НЕ).

Multiple-bit adders (многоразрядные сумматоры)

60 Carry look-ahead adders (сумматор с предварительным просмотром в схеме ускоренного переноса).

Adder-subtracter (вычитатель-сумматор)

62 Different Kinds of Automata (различные типы конечных автоматов).

63 The methods to describe finite state machines (методы описания конечных автоматов):

State diagrams (диаграмма состояния)

65 The methods to describe finite state machines (методы описания конечных автоматов):

Graphs (Графы)

67 A Mealy State Machine (Конечный Автомат Мили)

68 A Moore State Machine (Конечный Автомат Мура)

69 Unified Modeling Language (Унифицированный язык моделирования)

70 Flip-flops inputs (Входы триггера)

71 Basic SR flip-flop circuit with NOR gates with its truth table and timing diagram (основная схема SR триггера с использованием элементов ИЛИ-НЕ с таблицей истинности и временной диаграммой).

72 Basic RS flip-flop circuit with NAND gates with its truth table (основная схема RS триггера на основе элементов И-НЕ с таблицей истинности).


Поделиться:



Последнее изменение этой страницы: 2019-05-08; Просмотров: 194; Нарушение авторского права страницы


lektsia.com 2007 - 2024 год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! (0.012 с.)
Главная | Случайная страница | Обратная связь