Clocked SR Flip-Flop (синхронный (тактируемый) SR триггер).

74 Transition graph and Karnaugh map for asynchronous RS-flip-flop (Граф переходов и карта Карно асинхронного SR-триггера)

Clocked SR Flip-Flop (синхронный (тактируемый) SR триггер).

76 Transition graph and Karnaugh map for synchronous RS-flip-flop and (Граф переходов и карта Карно синхронного RS-триггера)

Gated SR latch (SR-триггер-фиксатор со входом разрешения)

Master-slave clocked RS-flip-flop (двухтактный тактируемый RS-триггер)

79 Clocked D flip-flop circuit with NAND gates (тактируемый D триггер с использованием логических элементов И-НЕ).

80 Master-slave D flip-flop (двухтактный D-триггер)

81 D latch (триггер-фиксатор D-типа)

82 Transition graph and Karnaugh map for synchronous clocked J-K-flip-flop (Граф переходов и карта Карно синхронного J-K-триггера

83 J-K flip-flop (J-K триггер)

84 Master-slave JK-flip-flop (двухтактный JK-триггер)

85 Inputs and outputs of J-K flip-flop (входы и выходы J-K триггера)

86 J-K flip-flop (J-K триггер): Set Mode – режим «установка»

87 J-K flip-flop (J-K триггер): Reset Mode- режим «сброс»

88 J-K flip-flop (J-K триггер): Hold Mode - режим фиксации

89 J-K flip-flop (J-K триггер): Toggle Mode - режим переключения

90 J-К flip-flop timing diagram (временная диаграмма J-К триггера)

91 Transforming J-K-flip-flop into T-flip-flop (преобразование J-K-триггера в T-триггер)

92 Transforming J-K-flip-flop into D-flip-flop (преобразование J-K-триггера в D-триггер)

93 Serial-in, serial-out shift register using type "D" storage elements (3-битовый регистр сдвига с последовательным вводом/выводом информации).

Bit Serial-in to Parallel-out (SIPO) Shift Register (4-х битовый регистр сдвига с последовательным вводом и параллельным выводом информации)

95 4-bit Serial-in to Parallel-out (SIPO) Shift Register (4-х битовый регистр сдвига с последовательным вводом и параллельным выводом информации): Waveform diagram (Временная диаграмма регистра).

Bit Serial-in to Serial-out (SISO) Shift Register (4-х битовый регистр сдвига с последовательным вводом/выводом информации).

97 4-bit Serial-in to Serial-out (SISO) Shift Register with R/W control (4-х битовый регистр сдвига с последовательным вводом/выводом информации и управлением считыванием/записью).

Bit Parallel-in to Serial-out (PISO) Shift Register (4-х битовый регистр сдвига с параллельным вводом и последовательным выводом информации).

99 4-bit Parallel-in to Serial-out (PISO) Shift Register with Write/Shift control (4-х битовый регистр сдвига с параллельным вводом и последовательным выводом информации и управлением Запись/Сдвиг).

Bit Parallel-in/Parallel-out (PIPO) Shift Register (4-х битовый регистр сдвига с параллельным вводом/выводом информации)

101 4-Bit Universal Shift Register (4-х битовый универсальный регистр сдвига)

Bit Johnson Ring Counter (4-х битовый кольцевой счетчик)

103 J-K flip-flop (J-K триггер): Frequency divider (делитель частоты).

Bit Asynchronous Counter (2-х битовый асинхронный счетчик).

105 Propagation delays in a 3-bit asynchronous (ripple-clocked) binary counter (задержка распространения сигнала 3-х битового асинхронного счетчика).

106 A Synchronous Binary Counter (синхронный двоичный счетчик).

107 Decimal Counter (10-ный счетчик).

108 The base-6 counter (счетчик с основанием 6).

109 A divide-by-3 counter (счетчик для деления на 3).

110 A divide-by-5 counter (счетчик для деления на 5).

111 The counter with counting sequence 0, 1, 2, 5, 6, 0 (счетчик со счетной последовательностью 0, 1, 2, 5, 6, 0).

Bit Walking Ring Counter (4-х битовый кольцевой счетчик).

113 4-bit Johnson Ring Counter (4-битовый счетчик Джонсона)

Asynchronous Up-Down Counters (асинхронные реверсивные счётчики)

A synchronous Up-Down Counters (синхронные реверсивные счётчики)

Clocked D flip- flop circuit with NAND gates (тактируемый D триггер с использованием логических элементов И-НЕ).

⇐ Предыдущая123

Поделиться: