Значение переключателей и перемычек. Внешнее распределение

 

Значения переключателей платы MPU приведены в Таблице 8:

 

Таблица 8. Значения переключателей платы MPU

Позиция		Значение	Нормальное состояние
SW1-1		Зарезервировано
SW1-2		Зарезервировано
SW1-3		ON означает пригодность содержащейся во Flash-памяти программы	ON
SW1-4		ON означает пригодность содержащихся во Flash-памяти данных	ON
SW1-5		ON означает доступ к записи в Flash-память данных	ON
SW1-6		ON означает доступ к записи в Flash-память программ	OFF
SW1-7		Зарезервировано
SW1-8		Зарезервировано
SW2-1		ON означает разрешение резервирования данных	ON
SW2-2		ON означает режим разделенной нагрузки, OFF означает режим активный/резервный
SW2-3 и SW2-4		Комбинация 00: загрузка модулем АМ через ОРТ 01: загрузка локальным последовательным портом 10: загрузка локальным HDLC 11: загрузка модулем RSM (сторона удаленного
	оборудования) Примечание: 0 означает положение переключателя на OFF;1 означает положение ON.

 

На плате MPU имеется 5 перемычек, среди которых JP1 – JP3 зафиксированы на IN, а JP4 и JP5 служат для определения возможностей программ и данных во Flash-памяти.

Отношения между JP4 и JP5, программами(P) и данными(D) во Flash-памяти приведены в Таблице 9:

 

Таблица 9. Значения JP4 и JP5

JP5	JP4	Режим
0	0	P:1Мб и D:256Кб (512Кx2 и 128Кx2)
0	1	P:1Мб и D:1Мб (512Кx2 и 512Кx2)
1	0	P:1.5Мб и D:2Мб (1.5М и 512Кx4)
1	1	P:2Мб и D:1.5Мб (2Мб и 512Кx3)

 

Примечание: В таблице «1» означает положение «нет», «0» - положение «да».

Примечание: Для CB01MPU, при версии EPLD B0MP1100 и B0MP2100, можно применить только режим P:1Мб, D:1Мб. Если версии EPLD B0MP1101 и B0MP2101, или для платы CB02MPU, можно использовать все методы.

 

Внешнее распределение

Не имеется.

 

 

Коммутационное поле BNET

Функции

1) Выбор источников синхросигналов;

2) Переключение программного/аппаратного обеспечения;

3) Фазовая синхронизация и управление синхросигналами;

4) Управление НW;

5) Предоставление централизованной синхронизации каждой подсистеме модуля SМ

Принцип работы

Рисунок 17 - Структура аппаратного обеспечения платы BNET.

Принцип работы

Структура аппаратного обеспечения ВNЕТ представлена на рисунке 17. Оно состоит из одноступенчатого временного ноля 4Кх4К, блока 64 канальных интервалов конферец- связи, блока обработки модуляции цифровой сигнализации 32 канальных интервалов СID (DSР) и интерфейса шины, управления фазовой синхронизацией, вводом/выводом НW. Коммутационное поле 4К обеспечивает соединения конференц-связи, модуляцию сигналов вызывающих абонентов и т.п. любому из канальных интервалов абонентских/соединительных линий. Управление вводов/выводом предоставляет интерфейсы шин блокам соединительных, абонентских линий, НW модуля АМ. Интерфейс шины предоставляет подключение к МРU модуля SМ. Блок фазовой синхронизации и внешней связи служит для фазовой синхронизации источников и передачи сигналов другим подсистемам модуля SМ.

 

LAP протоколы сигнализации

Функции

Название LAP относится к платам обработки протоколов. При вводе в микропроцессоры различных программ можно получить 4 вида плат. Их основные функции:

1) Предоставление 4 каналов протокола V5.2;

2) Предоставление 4 каналов сигнализации ОКС-7;

3) Предоставление 4 каналов протокола PRA;

4) Предоставление 4 каналов протокола пакетов РНI.

Принцип работы.

Расположение платы LАР в главном блоке управления модуля SМ показано на рисунке 17. Сигнализация идет с внешнего соединения через НW в коммутационную станцию, используя интерфейсы сигнализации, далее в LАР по коммутационной сети. Платы LАР подключаются к центральному процессору через почтовый ящик плат.

Рисунок 17 - Сигнализация с использованием LАР.

Платы LАР осуществляют обработку протоколов (сигнализации). Данные принимаются из Канальных интервалов НW и далее после переработки передаются на МРU через почтовый ящик. В то же время, платой проводится преобразование сигнализации МРU в определенный формат и ее передача по канальным интервалам НW. LАР также предохраняет систему от ошибок при приеме и передаче данных на канальном уровне. Структура платы LАР представлена на рисунке 12.

Рисунок 12 - Структура платы LAP.

В модуле обработки сигнализации имеется 4 независимых последовательных контроллера связи (SСС). Данные, обрабатываемые каждым SСС, определяются интерфейсом распределения канальных интервалов. Каждый блок SСС может независимо обрабатывать различные протоколы канального уровня, например НDLС, НDLС BUS, синхронное начало/конец работы, UART, Аррlе Таlk и ОКС-7. Пример: когда SСС работает в режиме НDLС, блок передачи будет вставлять "0" в кадр данных автоматически, предоставлять коды циклической проверки точности (СRС), добавлять байты (01111110) в начало и конец кадров. На приеме происходит автоматическая проверка байтов, удаление "0" и генерация кодов СRС.

32-разрядный центральный процессор высокой производительности и 32-разрядная память RАМ, применяемые в LАР, формируют систему обработки. Большую часть работы на физическом уровне делается SСС. Оставшуюся часть работы и действия на канальном уровне выполняются СPU.

Значения индикаторов

Значения индикаторов LАР приведены в таблице 10.

Таблица 10

Лампа	Цвет	Значение	Нормальное состояние
1	Красный	Индикатор связи с МРU. Мигает с частотой 1Нz при норме, с частотой 0,5 Нz при неполадках связи	Мигает
2-5	Зелёный	Индикатор канала (1 на 1 канал). Не горит, если передача прервана, мигает с частотой 1Нz при позиционировании канала, горит при работе канала.	Вкл.

 

⇐ Предыдущая12345678Следующая ⇒

Поделиться: