Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология
Образование Политология Производство Психология Стандартизация Технологии


Синхронизация тактового сигнала



При появлении сигнала высокого уровня на SCL генератор BRG перегружается значением из SSPADD<6:0> и начинает счет. Это гарантирует, что длительность высокого уровня сигнала на SCL всегда будет не меньше TBRG, даже если другое устройство на шине “удерживает” тактовый сигнал.

Рис. 13. Временная диаграмма синхронизации тактового сигнала при передаче данных ведущем шины.



Порядок выполнения работы

    3.1. Ознакомиться с вводной частью лабораторной работы и схемой электрической принципиальной отладочного набора.

    3.2. Получить задание у преподавателя.

    3.3. Запустить пакет MPLAB - IDE, создать и отладить проект с использованием симулятора MPLAB - SIM.

    3.4. Осуществить внутрисхемную отладку проекта, загрузив исполняемый код программы в память команд микроконтроллера.

    3.5. Провести все необходимые измерения и расчеты.

    3.6. Оформить отчет о проделанной работе.

 

Содержание отчета

4.1. Цель работы.

4.2. Последовательность действий по созданию и отладке проекта.

4.3. Текст программы.

4.4. Результаты проводимых замеров и расчетов.

4.5. Выводы.

5. Контрольные задания

    5.1. Нарисовать схему сдвигового последовательно-параллельного регистра и пояснить принцип его работы.

    5.2. Нарисовать схему сдвигового последовательно-параллельного регистра и пояснить принцип его работы.

6 . Литература.

1. В.А. Ульрих. Микроконтроллеры PIC16C7X. Справочник по КМОП-микросхемам с АЦП. Наука и техника 2000г. 253с.

2. PIC16F87X. 28/40-Pin CMOS FLASH Microcontrollers. DS30292C. Microchip Technology Incorporated, USA. - WWW.MICROCHIP.RU



Приложение 1. Пример использования модуля MSSP в режиме ведущего SPI

 

    В качестве примера рассмотрим схему подключения цифро-аналогового преобразователя AD421 к микроконтроллеру PIC16F877 отладочного модуля MPLAB - I C D Demo Board . Функциональная схема и диаграммы работы последовательного интерфейса ЦАП приведены на рисунках 14 и 15.

Рис. 14. Функциональная схема ЦАП AD421.

Рис. 15. Диаграммы работы последовательного интерфейса ЦАП AD421.

 

Ниже приведен пример программы, в которой после настройки соответствующих регистров модуля MSSP последовательный синхронный порт микроконтроллера обеспечивает вывод последовательности двоичных 16-разрядных комбинаций с записью в параллельный регистр-защелку ЦАП.

;   -= LIBRARY =-

; PING _ PONG . asm                                        ;название программы

listp = 16 f 877                                      ;подключаемые библиотеки

include <p16f877.inc>               ;

Org 0x00                                              ; вектор сброса

nop                                                      ;

;   -= CONSTANTS =-

spi_pins          equ 0b11010110     ;TRISC

spi_pins2        equ 0b00100000     ;TRISA

spi_pins3        equ 0b00000100     ;ADCON1

Sspcon            equ 0b00100000     ;SSPCON (Fosc/4, Режим 0)

sspstat            equ 0b11000000     ;SSPSTAT (CKE=1, Режим 0)

;   -= INIT =-

Banksel TRISC                                   ;bank 1

movlw spi_pins


Поделиться:



Последнее изменение этой страницы: 2019-05-07; Просмотров: 184; Нарушение авторского права страницы


lektsia.com 2007 - 2024 год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! (0.013 с.)
Главная | Случайная страница | Обратная связь