Управляющий аппарат алгоритм кодированный

Разработка УА с жесткой логикой

 

Для построения УА с жесткой логикой использовался следующий фрагмент исходной схемы алгоритма:

 

 

Общие сведения

 

Автомат с жесткой логикой строится на базе использования ЛЭ и элементов памяти. Изменить алгоритм работы такого автомата нельзя, не изменяя соединения между элементами. Для таких автоматов характерны высокое быстродействие, определяемое только задержками используемых ЛЭ и элементов памяти, пропорциональный рост обьема оборудования в зависимости от сложности реализуемого алгоритма и малые удельные затраты оборудования при реализации простых микропрограмм. Однако автоматы с жесткой логикой не обладают гибкостью при внесении изменений в алгоритм их функционирования, необходимость в которых особенно часто возникает в процессе проектирования цифровых устройств.

 

Абстрактный синтез

 

Построение ПТП ЦА МУРА:

N п/п	Si(t)	Xij	Sj(t+1)
1	S0(y0)	1	S1(y1)
2	S1(y1)	1	S2(y2)
3	S2(y2)	1	S3(y3)
4	S3(y3)	X1	S4(y4)
		x1	S5(y5)
5	S4(y4)	1	S6(y6)
6	S5(y5)	1	S7(y7)
7	S6(y6)	1	S8(y8)
8	S7(y7)	1	S9(y8)
9	S8(y8)	1	S10(y9)
10	S9(y8)	1	S11(y10)
11	S10(y9)	1	S12(y1)
12	S11(y10)	1	S13(y1)
13	S12(y1)	1	S14(y11)
14	S13(y1)	1	S15(y11)
15	S14(y11)	X2	S2(y2)
		x2	S16(y3)
16	S15(y11)	X2	S2(y2)
		x2	S16(y3)
17	S16(y3)	1	Sk(yk)

 

СКУ ЦА Мура имеет вид:

s1(t+1)=s0(t+1)=s1|s14*X2|s15*X2(t+1)=s2(t+1)=s3*X1(t+1)=s3*x1(t+1)=s4(t+1)=s5(t+1)=s6(t+1)=s7(t+1)=s8(t+1)=s9(t+1)=s10(t+1)=s11(t+1)=s12(t+1)=s13(t+1)=s14*x2|s15*x2=s16

CBФ имеет вид:

y1=s1|s12|s13=s2=s3|s16=s4=s5=s6=s7=s8|s9=s1010=s11

y11=s14|s15

Выполняется минимизация числа состояний. При этом используется метод пар.

Выписываем классы 1-эквивалентных состояний, чтобы перейти от автомата Мура к автомату Мили.

1.s0, s10, s11: (1-y1)

. s6, s7: (1-y8)

. s12, s13: (1-y11)

4. s14, s15: (X2-y2, x2-y3)

 

Строится таблица пар:

1 экв.	1	X2	x2
0--10	1--12
0--11	1--13
10--11	12--13
6--7	8--9
12--13	14--15
14--15		2--2	16--16

 

После минимизации получим:

a0=s0, a1=s1, a2=s2, a3=s3, a4=s4, a5=s5, a6=s6, a7=s7, a8=s8, a9=s9, =s10, s11; a11=s12, s13; a12=s14, s15; s13=s16; a14=sk

После минимизации строим ПТП ЦА Мили

 

Ai(t)	Xi, j(t)	Aj(t+1)	Yi, j(t+1)
A0	1	A1	Y1
A1	1	A2	Y2
A2	1	A3	Y3
A3	X1	A4	Y4
	x1	A5	Y5
A4	1	A6	Y6
A5	1	A7	Y7
A6	1	A8	Y8
A7	1	A9	Y8
A8	1	A10	Y9
A9	1	A10	Y10
A10	1	A11	Y1
A11	1	A12	Y11
A12	X2	A2	Y2
	x2	A13	Y3
A13	1	A14	Yk

Структурный синтез

Выбор варианта кодирования

Чтобы найти вариант кодирования состояний автомата близкий к оптимальному, построим диаграмму Вейча для 4 переменных.

Оптимальным является тот вариант, когда при переходе из одного состояния автомата в другое переключается наименьшее число триггеров (самый лучший вариант - один триггер).

 

Q1	Q3		q3
	A1	A0	A14	A13	Q2
	A2	A6	A8	A12	q2
q1	A3	A4	A10	A11
	A5	A7	A9	------	Q2
	Q4	q4		Q4

 

В итоге получим следующее значения кодов состояний

 

A0	0001	A8	0111
A1	0000	A9	1011
A2	0100	A10	1111
A3	1100	A11	1110
A4	1101	A12	0110
A5	1000	A13	0010
A6	0101	A14	0010
A7	1001

Неиспользованная кодовая группа - 1010

 

Построение кодированной ПТП, синтез функций возбуждения и выходов

 

По заданию на курсовое проектирование, при разработке УА с жесткой логикой нужно использовать JK - Триггер.

Q(t)	à	Q(t+1)	J	K
0	à	0	0	*
0	à	1	1	*
1	à	0	*	1
1	à	1	1	0

 

Строится кодированная ПТП ЦА Мили

		Кодированная таблица переходов
ai	ai(t)	xi, j(t)	aj(t+1)		yi, j(t)				Qjk
	Q1Q2Q3Q4		aj	Q1Q2Q3Q4		j1	k1	j2	k2	j3	k3	j4	k4
a0	0001	1	a1	0000	y1	0	0	0	0	0	0	0	1
a1	0000	1	a2	0100	y2	0	0	1	0	0	0	0	0
a2	0100	1	a3	1100	y3	1	0	1	0	0	0	0	0
a3	1100	X1	a4	1101	y4	1	0	1	0	0	0	1	0
		x1	a5	1000	y5	1	0	0	1	0	0	0	0
a4	1101	1	a6	0101	y6	0	1	1	0	0	0	1	0
a5	1000	1	a7	1001	y7	1	0	0	0	0	0	1	0
a6	0101	1	a8	0111	y8	0	0	1	0	1	0	1	0
a7	1001	1	a9	1011	y8	1	0	0	0	1	0	1	0
a8	0111	1	a10	1111	y9	1	0	1	0	1	0	1	0
a9	1011	1	a10	1111	y10	1	0	1	0	1	0	1	0
a10	1111	1	a11	1110	y1	1	0	1	0	1	0	0	1
a11	1110	1	a12	0110	y11	0	1	1	0	1	0	0	0
a12	0110	X2	a2	0100	y2	0	0	1	0	0	1	0	0
		x2	a3	0010	y3	0	0	0	1	0	0	0	0
a13	0010	a14	a14	0011	yk	0	0	0	0	1	0	1	0

 

Исходя из этой таблицы строятся функции возбуждения и выходов:

Функции возбуждения:

qj1=a2|a3& (x1|X1)|a5|a7|a8|a9|a10

qk1=a4|a11

qj2=a1|a2|a3*X1|a4|a6|a8|a9|a10|a11|a12& X2

qk2=a3& x1|a12& x2=a6|a7|a8|a9|a10|a11|a13=a12& X2=a3& X1|a4|a5|a6|a7|a8|a9|a134=a0|a10

Функции выходов:

y1=a0|a10=a1|X2& a12=a2|x2& a12=X1& a3=x1& a3=a4=a5=a6|a7=a8=a9=a11=a13

По заданию, нужно разработать УА с жесткой логикой по критерию максимального быстродействия. Элементы типа И-ИЛИ-НЕ обладают высоким быстродействием.

Поэтому, минимизация функций возбуждения и функций выходов будет вестись с помощью диаграмм Вейча через нахождение МДНФ - отрицание заданной функции.

Функции возбуждения после минимизации будут иметь вид:

 

qj1=Q1Q2|q3Q4|q2Q3q4

qk1=Q1|Q3Q4|q3q4|Q2q4

qj2=q1Q3Q4x1|Q2Q3q4|Q1Q2Q3|Q1q3Q4x2

qk2=q4|q1Q4X1|Q2Q4|Q1q2Q3|q2q3X2|q1q2q3

qj3=q2Q3|Q3Q4|Q1q2Q4|Q1Q2q3q4

qk3=Q3|q4|Q2q3|q3x2|q1q3

qj4=Q1Q2q4|Q1q3Q4|q2q3Q4|q2Q4X1

qk4=q1Q2|q2Q3|Q3Q4|q2Q4|Q1q3

 

Функции выходов после минимизации будут иметь вид:

 

y1=q1Q2|q2Q3|Q3Q4|q2Q4|Q1q3

y2=q1|Q2q3|q3x2|q4|q2Q3

y3=q1|Q2|q4|q3Q4X2

y4=q3|q4|Q2|Q3x1

y5=q3|q4|Q4X1|Q2

y6=Q1|Q2|Q4|q3

y7=Q1|q2|q4

y8=q3|Q4|Q1Q2|q1q2

y9=Q2|Q4|Q3|q1

y10=q2|Q1|Q3

y11=Q1|Q3|q4

yk=q2|Q3|q4

 

Реализация управляющего автомата с жёсткой логикой на заданной элементной базе

 

Данный автомат может быть реализован разными путями. По заданию необходимо разработать автомат с максимальным быстродействием.

Состояния автомата закодированы четырьмя разрядами, значит нужно использовать 4 триггера. Автомат должен быть синхронизирован, причём динамически.

Микросхемы логики выберем из серий К155, К555.

Рассмотрим примененный в нашей работе вариант структурного синтеза.

Выходы триггеров подключаются на логике вместе с управляющими сигналами На ЛЭ реализуются функции возбуждения и функции выходов.

Выходы управляющего автомата формируются следующим образом: с выходов логических элементов они поступают на разъем. Все выходы автомата формируются по позитивной логике, то есть 0 соответствует отсутствию сигнала, а 1 - присутствию.

Схема электрическая принципиальная УА с жесткой логикой представлена в приложении 3.

Используемые микросхемы:

К155ЛН1 - 6-не

К155ТМ2 - D-триггер

К155ТВ1 - JK-триггер

К155ЛИ1 - 2и

К555ЛИ3 - 3и

К155ЛЕ4-3или-не

К155ЛР3 - 2-2-2-3И-4ИЛИ-НЕ

К155ЛР4 - 4 - 4И - 2 ИЛИ - НЕ

К155ЛД1 - 2 логических расширителя по ИЛИ

Расчет максимальной частоты следования синхросигнала

 

Структура автомата подразумевает, что сигнал “пуск” происходит после сигнала “инициализация”. Для цели инициализации при включении питания предусмотрена цепь R1-C1, которая обеспечивает установку триггера управления. R1=1кОм, С1=1мкФ

Уровень логической единицы для микросхем формируем резистором R1, сопротивление которого 1 кОм.

Для логических элементов серии К155 tзд. max = 25 нс.

Для микрросхемы К155ЛР4 tзд. max = 39 нс

Для триггера К155ТВ1 tзд. max = 40 нс. Для микрросхемы К155ЛР3 tзд. max = 33 нс.

Чтобы схема установилась при инициализации, требуется не менее 25нс+40нс+25нс=90нс

По принципиальной схеме (см. приложение 3) рассчитаем минимальный период следования импульсов синхронизации (рассматриваются элементы J04, I10, J13 (лист 1).

T = tТВ1 + tли3 + tлр3+3* tЛД = 40 + 25 + 39+7.5 = 106 (нс)

Частота f = 1 / T = 1 / 106 нс = 9 433 762 (Гц)

Описание работы

 

1. При включении питания на вход конъюнктора (D1.1), пока поступает 0 (происходит зарядка конденсатора С1 через сопротивление R1) происходит инициализация, устанавливающая JK-триггеры (D5-D8) в начальное состояние. Также этот сигнал поступает на триггер управления(D2), устанавливая его через R-вход в 0, что заставляет через элементы К155ЛИ1(D9, D10) отключить выходы схемы, т. е. У-ки не формируются. Затем конденсатор С1 заряжается и 1-ца поступает на входы R, S всех триггеров не изменяя состояния, функции возбуждения триггеров не формируются и схема не работает. Автомат находится в начальном состоянии и “ждёт” сигнала “пуск”.

2. Сигнал “пуск” соответствует нулевому импульсу, поступающему на вход S триггера D2 (ТМ2). На входе R данного триггера - пассивный сигнал, значит триггер установится в 1. Эта 1 с выхода триггера поступает на элементы (D9-D10), подключая выходы схемы, схема устанавливается в начальное состояние. В момент прихода сигнала «пуск» на выходе триггера D2 (TM2) формируется 1-ый уровень, который поступает на элемент ЛИ3, разрешающий проход синхроимпульса на входы синхронизации триггеров ТВ1 (D5-D8). При приходе синхроимпульса логика сформирует соответствующие функции возбуждения и выходные сигналы. По первому нарастающему фронту синхроимпульса триггеры D5-D8(ТВ1) перейдут под воздействием функций возбуждения в состояние, соответствующее следующему состоянию УА и т.д.

3.  При появлении конечного состояния на выходе на котором формируется Y12, появляется нулевой уровень, который поступает на вход элемента D4.3 (ЛН1), что приводит к появлению 0 на входе элементов D3.1, D3.2 (ЛИ3). Запрещается проход синхроимпульса. Производится инициализация схемы по пункту 1.

 

⇐ Предыдущая12

Поделиться: