Функциональная схема подключения центрального процессора и сопроцессора

Функциональная схема подключения центрального процессора и сопроцессора представлена на рисунке 1.11.

 

ВН 59

Рис. 1.11 Подключение ЦП и СП

 

Находясь в состоянии ожидания, центральный процессор реагирует на запросы на прерывания и может их обслуживать. Для совместного использования ША/Д процессоры снабжены специальными аппаратными средствами, которые формируют сигналы доступа и ответа в системной шине.

RQ/GT – сигнал запроса на предоставление шины. Если ЦП захватил шину, то он указывает это соответствующим сигналом по линии запроса. Если сопроцессор работает с системной шиной, то он формирует сигнал занятости, который поступает на ТЕSТ.

После освобождения шины сопроцессором сигнал BUSY сбрасывается.

Сигналы цикла шины S0, S1, S2 характеризуют вид выполняемого цикла шины для системного контроллера. По анализу этой информации он формирует необходимые сигналы управления.

Для обработки исключительных ситуаций (потеря точности при округлении) сопроцессор формирует сигнал запроса, который поступает на контроллер прерываний.

Сигнал запроса, инициируемый сопроцессором, часто предполагает вмешательство ЦП. Далее осуществляется стандартное выполнение прерывающей подпрограммы, которая удаляет внештатную ситуацию.

 

Принцип построения МП на базе К1810ВМ86, включенного в максимальном режиме

Схема построения МП на базе К1810ВМ86, включенного в максимальном режиме представлена на рисунке 1.12.

В максимальном режиме МП не вырабатывает самостоятельно часть сигналов управления, возлагая эти функции на системный контроллер, который по анализу сигналов состояния S0 – S2 формирует соответствующие сигналы для определения цикла шины.

 

Рис. 1.12 Функциональная схема построения МПС

 

В данной схеме для ША используются три буферных регистра. Для передачи данных – два шинных формирователя, на выходе которых реализована СШД (16-разрядная). В указанной системе имеется контроллер прерываний, который формирует сигнал запроса INT, поступающий на маскируемый вход МП.

                                                                                       

Табл. 1.6

                   Соответствие вида прерываний и числа тактов

Тип прерывания	Число тактов
INT3, INT0, INTn	52
Пошаговый режим	51
NMI (немаскируемые прерывания)	50
INT (INTR)	61

 

Адресное пространство МП

Память представляется массивами с 20-разрядным адресом. Диапазон равен 00000 – FFFFF. Полная информация для определения физического адреса находится в двухбайтном пространстве, т.е. адрес объекта – сегмент смещения. Максимальный объем сегмента 64 кбайт.

Особенности МП К1810ВМ88 или Intel 8088

Данный МП имеет 8-разрядную шину данных и позволяет перевести аппаратные средства серии 580 на программную среду серии 1810 для повышения производительности. Микропроцессоры ВМ86 и ВМ88 имеют одинаковую архитектуру и систему команд, одинаковую нумерацию выводов, но линия А8-А15 используется только для выдачи адреса у МП ВМ88. Линия ВНЕ заменена на SSО (линия состояния). Длина очереди команд – 4 байта для ВМ88 и 6 байт для ВМ86. Наиболее простая система строится на базе ВМ88, когда применяется программируемый параллельный интерфейс, ПЗУ и ОЗУ.

 

 

Рис. 1.13 Фрагмент системы с демультиплексированием шин А/D

На рисунке 1.13 показан фрагмент системы, на котором произведено демультиплексирование общих шин адреса/данных AD0-AD15 микропроцессора.

 

Примеры проектирования систем на базе микропроцессора К1810ВМ86

 

 На рисунке 1.14 показан пример проектирования системы на основе МП К1810ВМ86, включенного в минимальном режиме. Блок индикации реализован на основе  семисегментных индикаторов HG1. Дешифратор DD3 формирует код горения сегментов одного из выбранных индикаторов, а выбор индикатора производится посредством дешифратора DD18. Буферные регистры DD4 и DD6 служат для фиксации 2-х байт адреса, а двунаправленные шинные формирователи DD9 и DD10 позволяют передавать данные, повышая нагрузочную способность выходных линий, причем направление передачи данных задается с помощью сигнала DT/R на выходе микропроцессора. АЦП DD11 осуществляет преобразование аналогового сигнала, поступающего с мультиплексора DD7, в цифровой двоичный код. Управление выбором подключаемого аналогового канала для мультиплексора DD7 производится через линии РВ3-РВ6 порта ввода-вывода «В» программируемого параллельного интерфейса DD14. Оперативная память реализована на двух микросхемах DD12, DD13 емкостью 2 Кбайт каждая, а память программ – на микросхемах DD15 и DD16 емкостью по 8 Кбайт. Интервальный таймер DD8 позволяет сформировать сигналы управления: на сброс системы (OUT1 - RS), на начало АЦП- преобразования (возможный вариант – OUT0), сигнал запроса на прерывание для микропроцессора (OUT2 - INTR ).

Индикатор HG1 служит для индикации данных - вывода параметров в десятичном коде, он состоит из 8 семисегментных индикаторов. Управление кодом горения сегментов индикатора HG1 осуществляет дешифратор DD3,  а выбор номера индикатора - с помощью дешифратора DD18. С помощью дешифратора DD17 осуществляется выбор устройств.

На рисунке 1.15 приведена принципиальная схема системы на основе микропроцессора К1810ВМ86, который включен в максимальном режиме, поэтому имеет адресную 20-разядную шину. Последовательный интерфейс для возможной передачи информации в другую систему реализован на микросхеме DD24, подключенной своим выходом TxD к усилителю-передатчику DD28.

В системе реализована индикация аварийных состояний с использованием светодиодов VD4-VD13, управление горением которых осуществляется за счет программируемого параллельного интерфейса DD25 (его портов А и В), с линий порта А (А0-А2) осуществляется также управление включением – отключением насосов через контакты S1-S3 реле Р1-Р3. Резисторы R8-R26 выполняют функцию преобразователей токовых сигналов с датчиков в сигналы напряжения, поступающих затем на входы коммутаторов DA2, DA3, DA4. Коммутация этих сигналов производится с помощью коммутаторов DA2, DA3, DA4, выходы которых соединены с входом АЦП DA1.  Считывание информации с АЦП производится по анализу его выходного сигнала BUSY, который поступает на вход READY микропроцессора через тактовый генератор синхроимпульсов DD1.  Оперативная память реализована на 4-х ИС DD10, DD11, DD16 и DD22 общей емкостью 8 кбайт при максимально возможном объеме 256 кбайт. Память программ содержит 2 ИС: DD7, DD14 общей емкостью 16 кбайт при максимально возможном значении 128 кбайт.

 

 

                                

 

Рис. 1.14 Принципиальная схема системы на основе МП К1810ВМ86

	30

Рис. 1.15 Принципиальная схема системы на основе МП К1810ВМ86

 

Микроконтроллеры

Микроконтроллер (однокристальная микро-ЭВМ) – это функционально законченное, программно управляемое устройство, предназначенное для обработки информации и управления.

Внутренними компонентами МК, помимо стандартных, имеющихся в МП (АЛУ, устройство управления, регистры, счетчик команд, стековый указатель), имеется внутренняя (резидентная) память программ, внутренняя память данных, последовательный и параллельный интерфейсы, таймеры-счетчики, сторожевой таймер, генератор.

Фирмы-изготовители: Intel, Motorola, Microchips technology, Siemens.

Достоинства микроконтроллеров:

- дешевизна;

- простота;

- компактность;

- RISC-архитектура.

Табл. 2.1

Восьмиразрядные МК

Тип, обозначение	Зарубежный аналог	Память программ, Кбайт	Память данных ОЗУ, байт	Тактовая частота, МГц	Потребляемый ток, мА
Семейство МК 48
КР1816ВЕ35	8035	-	64	6	135
КР1816ВИ48	8748	1	64	6	135
КР1816ВЕ49	8049	2	128	11	110
КР1830ВЕ35	80С35	-	64	6	8
КР1830ВИ48	80С48	1	64	6	8
Семейство МК 51
КР1816ВЕ31	8031АН	-	128	12	150
КР1816ВЕ51	8051АН	4	128	12	150
КМ1816ВЕ751	8751Н	4	128	12	220
КР1830ВЕ31	80С31ВН	-	128	12	18
КР1830ВЕ51	80С51ВН	4	128	12	18

 

⇐ Предыдущая12345678910Следующая ⇒

Поделиться: