Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология Образование Политология Производство Психология Стандартизация Технологии |
общие сведения о выходных каскадах ⇐ ПредыдущаяСтр 3 из 3
Выходной каскад микросхемы формирует непосредственно ток отклонения (выв. 12). Для его питания используется схема вольтодобавки с внешним конденсатором и диодом. Во время прямого хода питание выходного каскада производится через внешний диод напряжением, поступающим на выв. 8. Во время обратного хода с помощью схемы формирования импульса обратного хода дополнительно к напряжению питания добавляется напряжение, запомненное на внешнем конденсаторе вольтодобавки. В результате к выходному каскаду микросхемы прикладывается приблизительно удвоенное напряжение. При этом на выходе каскада формируется импульс обратного хода, превышающий по амплитуде напряжение питания микросхемы.
19.Интегрирующая и дифференцирующая цепи.Дифференцирующей будет при некоторых приближенно выполняющихся условиях цепь рис. 6, если в ней источником напряжения является генератор напряжения e(t), зависящего от времени. Тогда уравнение (10) будет иметь вид При малых R и C слагаемым iR можно пренебречь по сравнению с q/C: что дает Это эквивалентно требованию, чтобы постоянная времени RC была мала по сравнению с периодом напряжения e(t). Если такое условие выполняется, то напряжение на резисторе дается выражением т.е. величина eR пропорциональна производной входного напряжения. Если постоянная времени велика, а напряжение снимается с конденсатора, то эта цепь будет интегрирующей. В таком случае в уравнении (14) можно пренебречь величиной q/C по сравнению с iR, так что или . Поскольку C = dq/dt, а q = 8 idt, напряжение на конденсаторе можно записать в виде т.е. напряжение eC пропорционально интегралу входного напряжения. 23 Ограничивающие диоды включают параллельно нагрузке. Полярность управляющего напряжения такова, что оно стремится закрыть диод. Используем пока только VD1 и UУ1. Рис. 7.9. Диодный ограничитель параллельного типа. Рис. 7.10. Графики напряжения источника ЭДС и выходного напряжения диодного ограничителя. Если величина входного сигнала будет меньше напряжения управления, то диод будет находиться в закрытом состоянии и не будет влиять на передачу сигнала, т.е. напряжение на нагрузке будет повторять по форме EС. А в моменты времени, когда EС будет превышать UУ1 диод будет открыт. При этом напряжении на последовательном соединении диода и источника управляющего напряжения будет фиксировано на уровне UУ1. На таком же уровне будет находиться и напряжение на нагрузке. Т.е. в сигнале на нагрузке будет срезана верхняя часть синусоиды. Такое ограничение называется ограничением сверху. Чтобы реализовать ограничение снизу включают еще одну цепь параллельную нагрузке (VD2 и VD1). Диод VD2 будет закрыт тогда, когда величина EС превышает UУ2, т.е. при этом он не будет влиять на UН. В те же моменты времени, когда EС становится меньше UУ2 диод VD2 откроется и напряжение на нагрузке будет фиксироваться на уровне UУ2. В результате на нагрузке получим разнополярную последовательность трапециидальных импульсов. Причем, чем больше будет амплитуда входного сигнала, тем короче будет длительность фронтов и тем ближе будет форма импульсов к прямоугольной. Если необходимо получить импульсы одной полярности, то необходимо снизить величину UУ1 или UУ2 до нуля. При UУ2=0 мы получим однополярную последовательность положительных импульсов. Если поменять полярность напряжения UУ2, то в отрицательный полупериод входного сигнала напряжение на нагрузке будет фиксироваться на положительном уровне, равном UУ2. Измененное по знаку UУ2 не должно превышать величину UУ1. Это привело бы к открыванию обоих диодов и источники UУ1 и UУ2 были бы коротко- замкнуты. Если в схеме не требуется регулировка уровня ограничения, то применяют два стабилитрона, включенных параллельно нагрузке. 26 Минимизация логических функций является одной из типовых задач в процессе обучения схемотехнике. Посему считаю, что такая статья имеет место быть, надеюсь Вам понравится. Карта Карно — графический способ минимизации переключательных (булевых) функций, обеспечивающий относительную простоту работы с большими выражениями и устранение потенциальных гонок. Представляет собой операции попарного неполного склеивания и элементарного поглощения. Карты Карно рассматриваются как перестроенная соответствующим образом таблица истинности функции. Карты Карно можно рассматривать как определенную плоскую развертку n-мерного булева куба. Карты Карно были изобретены в 1952 Эдвардом В. Вейчем и усовершенствованы в 1953 Морисом Карно, физиком из «Bell Labs», и были призваны помочь упростить цифровые электронные схемы. В карту Карно булевы переменные передаются из таблицы истинности и упорядочиваются с помощью кода Грея, в котором каждое следующее число отличается от предыдущего только одним разрядом. Основным методом минимизации логических функций, представленных в виде СДНФ или СКНФ является операция попарного неполного склеивания и элементарного поглощения. Операция попарного склеивания осуществляется между двумя термами (членами), содержащими одинаковые переменные, вхождения которых (прямые и инверсные) совпадают для всех переменных, кроме одной. В этом случае все переменные, кроме одной, можно вынести за скобки, а оставшиеся в скобках прямое и инверсное вхождение одной переменной подвергнуть склейке. Например: Возможность поглощения следует из очевидных равенств Таким образом, главной задачей при минимизации СДНФ и СКНФ является поиск термов, пригодных к склейке с последующим поглощением, что для больших форм может оказаться достаточно сложной задачей. Карты Карно предоставляют наглядный способ отыскания таких термов. Популярное:
|
Последнее изменение этой страницы: 2016-04-11; Просмотров: 635; Нарушение авторского права страницы