Построение параллельного двоичного счетчика на базе D-триггера.

 

Таблица переходов параллельного счетчика с модулем пересчета 24, построенного на основе D – триггеров представлена в таблице 9.

Таблица 9.

№

Текущее состояние в такте t

Следующее состояние в такте t+1

Таблица возбуждений триггеров

10-е

2-ое

10-е

2-ое

Q5

Q4

Q3

Q2

Q1

Q5

Q4

Q3

Q2

Q1

Q5

Q4

Q3

Q2

Q1

D5

D4

D3

D2

D1

 

Произведём построение карт Карно и их минимизацию через программу Gorgeous Karnaugh Free:

 

 

Получившиеся в результате минимизации булевы функции:

 

Для триггеров воспользуемся микросхемой КР1533ТМ9. Для инверторов – КР1533ЛН8. КС функций возбуждения триггеров построим на мультиплексорах, это минимизирует аппаратные затраты. D2 и D3 построим на одной микросхеме КР1533КП2, а D4 и D5 на 2-ух микросхемах КР1533КП7. В таблице 10 представлены функции возбуждения триггеров на мультиплексорах.

 

Таблица 10.

адрес.

ф

сигнал

адрес.

инф.

ф

сигнал

адрес.

инф.

ф

сигнал

адрес.

инф.

ф

сигнал

адрес.

инф.

ф

сигнал

адрес.

инф.

ф

сигнал

q2

q1

d2

q2

q1

q3

q4

d3

q5

q4

q2

q3

q1

d4

q3

q2

q1

q5

q4

d4

q5

q4

q2

q3

q1

d5

q4

q3

q2

q5

q1

d5

q1

q3

q5

q2

q5

q5

q1

q2

q3

q3q1

q4

q4

nq3∨ nq1

q3

q4

-

q5

q2

-

q4

-

-

-

-

-

-

nq3

nq3∨ nq1

-

q2

q3q1

-

q2

-

-

-

-

-

-

Преобразуем значения сигналов и в базис ИЛИ-НЕ: и и воспользуемся микросхемой КР1533ЛИ1. Сигналы и проинвертируем, подав на их на один из входов элемента ИЛИ-НЕ, а на другой подадим сигнал логического нуля.Можно было бы представить функции в базисе И-НЕ, но для инвертирования на таком элементе необходим сигнал логической единицы, что привело бы к необходимости усиления сигнала логической единицы по току на буферном элементе.

Полученная схема параллельного двоичного счетчика на базе D-триггеров и мультиплексоров представлена на рис.12.

Нагрузка по току со стороны источника входного сигнала начальной установки:

IiH( R ) = 0, 02мА, IiL( R ) = 0, 1мА.

Нагрузка по току со стороны источника входного сигнала синхроимпульса:

IiH( С ) = 0, 02мА, IiL( С ) = 0, 1мА.

Нагрузка по току со стороны источника входного сигнала логической единицы и логического нуля:

IiH = 0, 02мА, IiL = 0, 7мА.

Потребляемая мощность:

Р = Ucc*(Icc(КР1533ЛЕ1) + Icc(КР1533ТМ9) + Icc(КР1533КП2) + 2*Icc(КР1533КП7)) = 5, 5*(4+19+14+2*12) = 335, 5мВт.

Задержка переключения счетчика (Тпер.С) по входу «С» равна tзд.(КР1533ТМ9) по входу «С» + 3*tзд.(КР1533ЛЕ1) + tзд.(КР1533КП7) = 17+3*12+24 (нс) = 77нс.

Время формирования выходных сигналов счетчика (Тформ.С) по входу «С» равно tзд.(КР1533ТМ9) по входу «С» = 17 (нс) = 17нс.

Задержка переключения счетчика (Тпер.R) по входу «R» равна tзд.(КР1533ТМ9) по входу «R» + 3*tзд.(КР1533ЛЕ1) + tзд.(КР1533КП7) = 23+3*12+24 (нс) = 83нс.

Время формирования выходных сигналов счетчика (Тформ.R) по входу «R» равно tзд.(КР1533ТМ9) по входу «R» = 23 нс = 23нс.

Количество ИМС, использованных в составе схемы двоичного счетчика – 5 шт., а общее количество корпусов, включая фильтрующие конденсаторы и разъем – 12 шт.

Рис. 12. Схема параллельного двоичного счетчика на базе D-триггеров и мультиплексоров.

⇐ Предыдущая12345678910Следующая ⇒

Поделиться: