Утверждено редакционно-издательским советом

Стр 1 из 7Следующая ⇒

Утверждено редакционно-издательским советом

Тюменского государственного нефтегазового университета

Составитель: д.т.н., профессор Кузяков О.Н.

Рецензент:

© Федеральное бюджетное государственное образовательное

учреждение высшего

профессионального образования

«Тюменский государственный

нефтегазовый университет», 2012

ВВЕДЕНИЕ

Микропроцессорная техника сейчас все активнее входит в нашу жизнь, постепенно замещая и вытесняя традиционную цифровую технику “ на жесткой логике”. Универсальность, гибкость, простота проектирования аппаратуры, практически неограниченные возможности по усложнению алгоритмов обработки информации – все это обещает микропроцессорной технике большое будущее. На долю традиционной техники остаются только узлы и устройства, требующие максимального быстродействия, а также устройства с простейшими алгоритмами обработки информации. Обычная цифровая техника сегодня применяется для увеличения возможностей микропроцессорных систем, для их сопряжения с внешними устройствами, для увеличения их возможностей, то есть играет вспомогательную роль. Поэтому традиционную цифровую технику в самом недалеком будущем ждет участь аналоговой техники, область применения которой в свое время сильно сузилась с появлением цифровой.

Микропроцессоры и микроконтроллеры совершенствуются невероятно быстро, их быстродействие исчисляется сотнями миллионов операций в секунду, а тактовая частота ядра составляет единицы ГГц.

Они являются главными компонентами современных компьютерных устройств, активно внедряются в повседневный быт: используются в программируемых стиральных машинах, средствах связи, автомобилях, электронных игрушках и т.д.

Таким образом, этапы развития средств вычислительной техники в последнее время определяются поколениями развития микропроцессоров.

МИКРОПРОЦЕССОРЫ

Электронная система – это электронный узел, блок или комплекс, состоящий из отдельных компонентов.

Задача – это набор функций, выполнение которых требуется от электронной системы.

Микропроцессор служит главным элементом для обработки и управления.

Гибкость – это способность системы подстраиваться под различные задачи.

Интерфейс – это связь двух и более устройств. В техническом смысле это совокупность трёх основных компонентов:

1) физической линии связи;

2) аппаратного обеспечения;

3) программного обеспечения.

Избыточность – это показатель степени соответствия возможностей системы решаемой задаче.

Выделяют различные принципы построения систем и устройств в зависимости от используемых шин (различные архитектуры):

1. Пристонская (Фон-неймановская) – имеется общая шина, к которой подключаются три основных блока: процессор, память, устройства ввода/вывода.

2. Гарвардская – предполагает разделение шины команд и шины данных. В данном случае повышается быстродействие системы.

Микропроцессор и его основные технические характеристики

Микропроцессором называется функционально законченное программно управляемое устройство высокой степени интеграции, предназначенное для обработки информации и управления.

Различают следующие виды микропроцессоров:

1. Микропроцессоры общего применения (универсальные) – предназначены для выполнения широкого спектра задач.

2. Специализированные микропроцессоры – ориентируются на выполнение узких задач.

3. Однокристальные микропроцессоры.

По числу выполняемых команд микропроцессоры бывают:

1. С полным набором команд – CISC (Complex Instruction Set Computers).

2. С ограниченным набором команд - RISC (Reduce Instruction Set Computers).

Технические характеристики микропроцессора:

1) Разрядность шин (шина адреса (8 ¸ 64), шина данных (4 ¸ 64);

2) Быстродействие – это число команд (инструкций) за единицу времени (от сотен тысяч до сотен миллионов);

3) Тактовая частота (единицы кГц ¸ единицы ГГц);

4) Потребляемая мощность (1 ¸ 20 Вт);

5) Число источников питания (у ранних моделей до трех источников питания, у современных – один); напряжение (у ранних моделей: 12 В, у современных – около 1В);

6) Степень интеграции – это число условно активных элементов (транзисторов) на кристалле (от нескольких тысяч до нескольких миллионов).

Состав микропроцессорного комплекта КР580

Этот комплект содержит набор БИС относительно невысокого быстродействия с f=2, 5 МГц.

КР580ВМ80 – ЦП (8-разрядный).

КР580ВВ51 – программируемый последовательный интерфейс (универсальное синхронно-асинхронное программируемое приемно-передающее устройство последовательной связи).

КР580ВВ55 – программируемый параллельный интерфейс.

КР580ВИ53 – программируемый таймер (формирует программно управляемые временные задержки для синхронизации объектов управления).

КР580ВТ57 – программируемый контроллер прямого доступа к памяти (организует высокоскоростной обмен между памятью и ВУ).

КР580ВН59 – программируемый контроллер прерываний (обслуживает до 8 запросов на прерывание от внешних устройств).

КР580ГФ24 – генератор тактовых импульсов (формирует 2 последовательности тактовых импульсов).

КР580ВК28(38) – системный контроллер (формирует сигналы для управления различными устройствами).

КР580ВА86 – шинный формирователь (двунаправленный восьмиразрядный шинный формирователь с неинвертирующим выходом, высокой нагрузочной способностью и тремя состояниями).

КР580ВА87 – шинный формирователь (то же, но с инвертирующим выходом).

КР580ИР82 – буферный регистр (восьмиразрядный буферный регистр с неинвертирующим выходом и тремя состояниями).

КР580ИР83 – буферный регистр (то же, но с инвертирующим выходом).

КР580ВГ75 – программируемый интерфейс ЭЛТ (контроллер вывода информации из памяти МПУ на экран ЭЛТ).

КР580ВГ79 – программируемый интерфейс клавиатуры и дисплея (контроллер ввода/вывода для клавиатуры и дисплея).

КР580ВА93 – программируемый приемопередатчик (предназначен для использования в устройствах вычислительной техники, работает в четырех режимах).

КР580ВК91А – микропроцессорное управляемое устройство (предназначено для сопряжения МП и однокристальных микро-ЭВМ с линией коллективного пользования информационно-измерительной системы типа 2-ЛКП НИС-2).

Микропроцессор INTEL 8080 (KP580BM80A)

Технические характеристики микропроцессора:

1) Тактовая частота f=2, 5МГц;

2) Среднее быстродействие: 500000 операций в секунду;

3) Степень интеграции: 4500 транзисторов;

4) Разрядность:

- по шине данных: 8;

- по шине адреса: 16;

5) Число источников питания = 3 (+5В; -5В; +12В);

6) Температурный диапазон – стандартный -10 ÷ +70°С;

7) Число выводов: 40;

8) Пластиковый или керамический корпус;

9) Потребляемая мощность – не более 1, 25 Вт;

10) Число команд: 78 базовых команд с модификациями: 244 (максимальное число команд: ).

Внутренняя архитектура микропроцессора INTEL 8080 (его программно-логическая модель) представлена на рис. 1.

Рис. 1

Сигналы блока управления синхронизации делятся на входящие и исходящие.

Входящие сигналы:

1) С1, С2 - импульсы синхронизации, подключаются к выходам тактового генератора.

2) SR – системный сброс.

3) RDY – сигнал готовности, показывает, что внешнее устройство готово к работе с микропроцессором.

4) INT – запрос на прерывание, поступает от внешнего устройства или контроллера прерываний.

5) HLD – запрос на захват шины (шины данных).

Исходящие сигналы:

1) SIN – сигнал синхронизации, вырабатывается один раз за машинный цикл.

2) WT – сигнал ожидания.

3) DBIN – сигнал приема (считывается информация из внешних устройств и памяти).

4) WR – сигнал, управляющий записью.

5) INTA – разрешение прерывания.

6) HLDA – разрешение на захват шины – использование шины данных специальным контроллером для обмена информацией между памятью и внешними устройствами. Данный режим называется режимом прямого доступа к памяти.

А(8) - Аккумулятор (накопитель) – служит для временного хранения данных одного из операндов, а также результатов операций.

ВА(8) – Буфер аккумулятора – служит для временного хранения данных.

RG2(8) – Регистр2 – служит для временного хранения данных второго операнда.

ALU(8) – Арифметико-логическое устройство – служит для выполнения арифметических и логических операций. Данные (знаковые и беззнаковые) обрабатываются в ALU в двоичном коде. Отрицательные числа обрабатываются в дополнительном коде.

BDC(8) – блок десятичной коррекции – служит для преобразования из двоичного кода в десятичный.

RGF(8) – регистр флагов (признаков) – служит для идентификации состояния микропроцессора в любой момент времени. Содержит 8 триггеров, из них 5 – рабочие:

С – признак переноса из старшего разряда;

АС – признак дополнительного переноса (из разряда в );

S – флаг знака: если S = 1, то число отрицательное, если S = 0, то число положительное;

Р – флаг паритета (четности): если Р = 1, то число битов в слове четное, если Р = 0, то – нечетное;

Z – признак нуля. Устанавливается при получении нуля в АЛУ или в регистре.

RGC(8) – регистр команд – служит для временного хранения команды, поступающей из внешней памяти.

DC(8) – дешифратор команд – служит для декодирования команды.

CU – блок управления и синхронизации – служит для управления работой всех остальных устройств.

МС – мультиплексор – служит для объединения регистров в пары.

W', Z', B, C, D, E, H, L – регистры общего назначения – служат для временного хранения данных. W', Z' – программно не доступные регистры, остальные пары – программно доступны. Все регистры восьмиразрядные.

РС – программный счетчик – указывает адрес последующей выполняемой команды. Является шестнадцатиразрядным.

SP – указатель стека – это шестнадцатиразрядный реверсивный счетчик, указывающий адрес вершины стека, служит для организации прерываний. Стек – это часть оперативной памяти, в которую записывается служебная информация.

ADRRG – шестнадцатиразрядный адресный регистр – здесь формируется и хранится адрес обращения к внешнему устройству или памяти.

BADR – шестнадцатиразрядный буфер адреса – служит для временного хранения адреса перед выдачей его на шину данных.

Сверхоперативная память – это совокупность внутренних блоков микропроцессора для временного хранения данных: буфер данных, аккумулятор (накопитель), буфер аккумулятора, регистр 2 и регистры общего назначения.

Условное графическое обозначение микропроцессора Intel 8080 показано на рис.2.

рис.2

Из памяти

Схема извлечения микропроцессором кода команды (данных) из памяти приведена на рис. 4.

Рис. 4.

Нагрузочная способность вывода: 1 ТТЛ вход. Это означает, что к указанному выводу можно подключить не более одного входа логического элемента.

Повышают нагрузочную способность буферные регистры или шинные формирователи, которые будут рассмотрены ниже.

Рис. 5

На основании временных диаграмм, представленных на рис. 5 можно описать работу системы следующим образом: на шину адреса микропроцессором выставляется адрес считываемой ячейки памяти, в которой может храниться код команды (данные).

На такте Т1 кроме выдачи адреса происходит формирование сигнала синхронизации по переднему фронту импульса С2. На шину данных поступает слово (байт) состояния о выполняемом машинном цикле.

Сигнал-прием DBIN на данном такте отсутствует (равен логическому «0») и поскольку он управляет работой шинного формирователя, то последний пропускает данные слева направо.

Байт состояния записывается в регистр слова состояния RG_W в начале такта Т2 ( по второму импульсу С1).

На такте Т2 завершается сигнал синхронизации SIN по переднему фронту С2 и формируется сигнал приема данных DBIN. На шине данных появляется информация, соответствующая считываемой из ячейки памяти (код/данные). Это обусловлено тем, что сигнал управления считыванием RDM формируется при срабатывании DD5 (логический элемент «И») на основании входных сигналов DBIN и бита регистра слова состояния (DD4). DD4 отвечает за процесс считывания. На этом же такте проверяется сигнал готовности, сигнал захвата шин и сигнал подтверждения останова (RDY, HLD, HLT). Если сигнал RDY = 1, то захвата шин нет, HLD, HLT = 0, то микропроцессор переходит на такт Т3. Если сигнал RDY не появится к моменту по заднему фронту С2, то микропроцессор переходит в состояние ожидания.

В момент окончания импульса С1 на такте Т3 происходит запись информации с шины данных в буфер микропроцессора (момент времени t'2). По переднему фронту С2 сбрасываются сигналы DBIN и RDM.

Такты Т4 и Т5 используются для дешифрации кода команды, определения количества байтов в команде, формирования сигналов на внутренней пересылке, и микропроцессор готовится к выполнению следующего машинного цикла.

INTEL 8080

Недостатки микропроцессора:

1. Три источника питания и большое значение амплитуды источников питания (+5В, -5В, +12В);

2. Низкое быстродействие;

3. Отсутствие команд умножения/деления.

Достоинства данной модели:

1. Простота;

2. Дешевизна;

3. Прост в изучении.

1.3.6. Некоторые практические примеры

1.Написать примеры команд «Нет операций».

NOP, MOV В, В.

2.Что будет результатом действия операции DCR А (декремент аккумулятора), если в аккумуляторе были данные 00 Н?

FF Н.

3) Когда команда условного перехода эквивалентна команде NOP?

При невыполнении условия.

4) Для каких целей может быть использована команда XRA (поразрядное исключающее «ИЛИ»?

1. XRA А – обнуление аккумулятора.

2. Инвертирование содержимого регистра:

а) MVI A, FF – в аккумулятор загружаем все «1»;

б) XRA В – инверсия содержимого регистра В.

5) Загрузить в триггер переноса шестой разряд D6 регистра В.

а) MOV А, В

б) RLC

в) RLC

6) Получить дополнительный код числа, которое хранится в регистре L.

а) MOV А, L

б) СМА – инверсия аккумулятора

в) INR А – инкремент аккумулятора.

7) Сделать сдвиг аккумулятора на один разряд вправо, после чего в старший разряд поместить «0».

а) RRC

б) ANI 7FН (логическое умножение: 7FН – все «1» кроме старшего разряда)

8) Загрузить в аккумулятор произвольное число, затем осуществить инверсию третьего разряда.

MVI A, ZZ (ZZ – произвольное число)

XRI (08Н) – поразрядное исключающее «ИЛИ» аккумулятора с числом, указанным в этой команде.

Шинного формирователя

Сходства:

1) Повышают нагрузочную способность;

2) Управляемое отключение выходов;

3) Пропускают данные.

Отличия:

1) В шинном формирователе, в отличие от буферного регистра, организована двунаправленная поочередная передача данных;

2) Шинный формирователь не запоминает информацию.

Место в системе

Место в системе шинного формирователя и буферного регистра показано на рис. 8.

Рис. 8

СИСТЕМНЫЙ КОНТРОЛЛЕР

КР580ВК28

Устройство предназначено для:

1) Фиксации слова состояния микропроцессора;

2) Буферизации выходных линий;

3) Повышения нагрузочной способности выходных линий;

4) Формирования сигналов управления памятью и внешними устройствами.

Условное графическое обозначение показано на рис. 9.

Рис. 9

DА0 ¸ DА7 – входы/выходы, подключаемые к шине данных микропроцессора;

WR – управление записью;

DBIN – управление приемом данных;

HLDA – разрешение захвата шин;

STSTB – сигнал строба – сигнал, стробирующий запись данных в системный контроллер;

BUSEN – сигнал разрешения выдачи данных по линии DВ0 ¸ DВ7. Если BUSEN=0, то системный контроллер подключен к системной шине данных, если BUSEN=1, то выходы DВ0 ¸ DВ7 отключены.

DВ0 ¸ DВ7 – входы/выходы, подключаемые к системной шине данных.

INTA – разрешение прерывания.

MRD, MWR – чтение/запись для памяти (активный сигнал «0»).

I/ORD, I/OWR – чтение/запись для устройств ввода/вывода (активный сигнал «0»).

Структура контроллера приведена на рис. 10.

Рис. 10

Работа системного контроллера осуществляется следующим образом: в конце первого такта каждого машинного цикла генератор выдает на вход контроллера STSTB отрицательный импульс («0»). По этому импульсу происходит фиксация слова состояния микропроцессора в системном контроллере (в регистре слова состояния). Затем системный контроллер декодирует этот байт и на соответствующем выходе появляется требуемый сигнал управления.

Вход BUSEN используется для управления выходами DВ0 ¸ DВ7, которые подключаются к системной шине данных. Если BUSEN=1, то выходы переходят в третье (отключенное) состояние, позволяя тем самым другим устройствам использовать системную шину данных.

Если к выходу INTA подключить через сопротивление 1кОм источник питания напряжением +12В, то системный контроллер выставит на шину данных код команды RST₇. Если в ответ на подтверждающий сигнал INTA системного контроллера внешнее устройство выдаст на шину данных код команды CALL (первый байт), то системный контроллер выдаст еще два сигнала INTA для считывания оставшихся двух байтов адреса команды вызова.

КР580ВВ55

Данное устройство предназначено для организации обмена данными между микропроцессором и внешними устройствами (см. рис. 11).

Рис. 11

Основные технические характеристики:

1) n-MOP – технология;

2) Корпус с 40 выводами;

3) Потребляемая мощность - не более 0, 35Вт;

4) Степень интеграции: 1600 активных элементов;

5) Номинальный ток: 60мА;

6) Нагрузочная способность: 1 ТТЛ вход.

Условное графическое обозначение КР580ВВ55 представлено на рис. 12.

Рис. 12

D0 ¸ D7 – входы/выходы, подключаемые к шине данных микропроцессора;

А0, А1 – входы выбора каналов (портов);

СS – сигнал выбора микросхемы (приходит с дешифратора);

RES – сигнал системного сброса.

Табл.1

Программирование PPI

Программирование PPI предполагает, что при инициализации необходимо загружать управляющие слова в регистр управляющего слова.

Управляющие слова:

D7D6D5D4D3D2D1D0

1. Для установки/сброса любого разряда порта С:

D7 = 0 D6D5D4 – не используются

D3D2D1 – определяют номер линии порта С:

000 – РС0

001 – РС1

........

111 – РС7

D0 – определяет значение линии РС (РСi)

2. Для общей настройки PPI.

D7 = 1

D6D5 – режим работы группы А («0»режим – 00; «1»режим – 01; «2»режим – 1х)

D4 – программирование порта А: D4 =1 – ввод данных; D4 =0 – вывод данных.

D3 – программирование старшей половины порта С (РС₂): 1 – ввод данных; 0 – вывод данных.

D2 – режим работы группы В («0»режим – 0; «1»режим» - 1).

D1 – программирование РВ: 1 – ввод данных, 0 – вывод данных.

D0 – программирование младшей половины РС (РС₁): 1 – ввод данных; 0 – вывод данных.

КР580ВН59

Данное устройство предназначено для организации обслуживания прерываний в микропроцессорных системах, при этом выполняет следующие функции:

1) осуществляет фиксацию запросов на прерывание от восьми внешних источников;

2) программное маскирование поступивших запросов;

3) присвоение фиксированных или циклически изменяемых приоритетов входам контроллера;

4) формирование кода операции CALL и двухбайтного адреса перехода на подпрограмму обслуживания прерываний;

5) последовательный опрос внешних устройств для выявления внешнего устройства, нуждающегося в обмене.

Основные технические характеристики:

1) n-MOP – технология;

2) 28 выводов; число запросов на прерывание: 8;

3) потребляемая мощность – не более 1Вт;

4) стандартный температурный диапазон: -10 ÷ +70град.;

5) один источник питания +5В ±5%;

6) Степень интеграции – около 1000 активных элементов.

Условное графическое обозначение программируемого контроллера прерываний представлено на рис. 15.

Рис. 15

SP – вход выбора ведомого контроллера. Если SP=1, то контроллер ведущий.

IR₀÷ IR₇ – входы поступающих запросов на прерывание.

А0 – вход выбора ячейки регистра управляющего слова для записи информации.

В системе может быть максимум 9 контроллеров, из которых один ведущий, а остальные – ведомые.

GAS₀ ¸ GAS₂ – входы (для ведомого)/выходы (для ведущего) – линии выбора.

Ведущий выбирает ведомого, сообщая его адрес по данным линиям.

СS – выбор устройства.

RD/WR – управляющие сигналы чтения/записи.

D0 ¸ D7 – входы/выходы шины данных. По этим линиям осуществляется либо программирование контроллера, либо считывание информации о содержимом его регистров.

INT – запрос на прерывание. Если контроллер ведомый, то сигнал с его выхода INT поступает на вход IRi ведущего, если контроллер ведущий, то – на одноименный вход микропроцессора.

Рис. 16

На структурной схеме контроллера прерываний (см. рис. 16) имеются следующие блоки:

Буфер данных (БД) – предназначен для временного хранения данных.

Схема управления – для приема и формирования сигналов управления чтения и записью.

Блок РУС (регистр управляющего слова) – для записи и хранения управляющих слов, определяющих особенности работы контроллера.

Схема каскадирования – определяет, есть ли каскадирование в системе, и формирует адрес выбираемого ведомого контроллера.

Регистр маски – для хранения маски. Маска – это байт, который определяет, какие из входов запроса могут быть закрыты (замаскированы).

Схема управления прерываниями – для формирования сигнала запроса и приема сигнала разрешения на прерывание.

Регистр состояния – определяет, какой из поступивших запросов будет обслужен.

Схема обработки приоритетов – позволяет сформировать сигнал для обслуживания наиболее приоритетного запроса путем установки соответствующего триггера в регистре состояния.

Регистр запросов на прерывание – для запоминания поступающих запросов на прерывание.

Избыточности

Рис. 19

Используется метод схемного последовательного опроса (см. рис. 19.). По данному методу предполагается, что имеется ряд внешних устройств, инициирующих запрос на прерывание. По каждому запросу предполагается своя подпрограмма обслуживания прерываний. Используемый микропроцессор имеет всего один вход INT (например, КР580ВМ80А). Схема работает следующим образом:

В исходном состоянии триггер Т сброшен, запросов от внешних устройств нет; счетчик СТ через дешифратор DС последовательно опрашивает запросные линии внешних устройств.

Поочередно формируется сигнал на логических элементах & сборки «И»-«ИЛИ». Сборка логических элементов И* закрыта, т.к. разрешающий сигнал «1» с системной шины данных отсутствует.

При появлении одного или нескольких запросов на прерывание от внешних устройств по первому из них срабатывает соответствующий элемент &, на выходе сборки «И»-«ИЛИ» появляется сигнал, поступающий на синхровход триггера. Триггер устанавливается в «1» и формирует запрос на прерывание микропроцессору. Этим же сигналом запрещается работа счетчика. На выходе счетчика фиксируется m-разрядный двоичный код, который соответствует номеру внешнего устройства, выставившего запрос на прерывание. Микропроцессор переходит на подпрограмму обработки прерываний. В этой подпрограмме обработки прерываний формируется сигнал разрешения («1») для сборки И*. Логические элементы & этой сборки открываются, код со счетчика поступает на системную шину данных, считывается микропроцессором, и является адресом перехода на подпрограмму обслуживания прерываний для данного внешнего устройства.

Таблица передачи данных.

А1	А0	СS	RD	WR	Направление
					ШД МП→ СТØ
					ШД МП→ СТ1
					ШД МП→ СТ2
					ШД МП→ РУС
х	х		х	х	Отключено
х	х	х			Отключено
					СТØ → ШД МП
					СТ1→ ШД МП
					СТ2→ ШД МП
					запрет

Программирование таймера

В зависимости от настройки каждый из трех счетчиков может быть либо двоичным, либо двоично-десятичным и работать в одном из шести режимов. Для программирования работы каждого из счетчиков в восьмиразрядный регистр управляющих слов требуется загрузить командой OUT микропроцессора управляющее слово (код настройки). При этом на входы А0, А1 должны быть поданы «1», CS=0, WR=0.

Запись управляющих слов для счетчиков можно производить в любой последовательности. Записывать информацию можно в счетчики и в регистр управляющих слов, а считывать только из счетчиков.

Первый режим.

В первом режиме на выходе счетчика формируется отрицательный импульс, длительность которого определяется следующим образом: низкий уровень сигнала на выходе устанавливается со второго такта CLK при наличии разрешающего сигнала GATE.

В отличие от нулевого режима новое число, загружаемое в счетчик при работе, не влияет на текущий счет, а учитывается при следующем запуске. В отличие от нулевого режима здесь программируется не момент перехода к высокому уровню сигнала на выходе счетчика, а длительность отрицательного импульса. Счетчик возможно перезапустить в этом режиме без предварительной загрузки снятием сигнала GATE и затем его подачей.

3. Второй режим.

В этом режиме счетчик работает как программируемый делитель частоты. Каждый раз после просчета числа, записанного в счетчик, на выходе появляется отрицательный импульс длительностью в один период тактовой частоты (выдача выходных импульсов осуществляется периодически). Загрузка счетчика новым числом не влияет на момент появления импульса на выходе. Изменения (настройка на новый коэффициент деления) будут производиться только после перезапуска (снятие сигнала GATE, затем его подача).

4. Третий режим.

В этом режиме счетчик работает как программируемый делитель частоты на два. В данном режиме если в счетчик загружено четное число, то на выходе будет формироваться сигнал, у которого длительности отрицательного и положительного импульсов равны между собой и определяются по формуле: t_И = T_CLK·n/2.

Для нечетно числа отрицательный полупериод меньше положительного периода.

Код = 3 загружать нельзя!

Загрузка счетчика новым числом во время счета не влияет на текущий счет, но последующий после запуска счет будет осуществляться с новым коэффициентом пересчета. Временная диаграмма для данного режима представлена на рис. 24.

Рис. 24

5.Четвертый режим.

В режиме «4» после загрузки кода в счетчик и наличия разрешающего сигнала на входе GATE по окончанию счета на выходе появляется отрицательный импульс, по длительности равный периоду следования синхроимпульсов CLK. Запись в счетчик во время работы младшего байта нового числа не влияет на текущий счет. Запись старшего байта перезапускает счетчик. Если GATE = 0, то счет запрещен, если GATE=1, то – разрешен. Временная диаграмма для данного режима представлена на рис. 25.

Рис. 25

6. Пятый режим – счетчик событий с автозагрузкой.

Отличием данного режима от предыдущего является то, что в нем счетчик является перезапускаемым с помощью сигнала GATE. Загрузка счетчика новым числом не влияет на текущий счет, но влияет на последующий после перезапуска.

Пример.

Требуется настроить таймер таким образом, что счетчики используются как счетчики событий. В СТØ требуется загрузить 6 (06 Н); в СТ1 – 8(08 Н); в СТ2 – 10 (0А Н). Назначенные адреса: СТØ – 30 Н, СТ1 – 31 Н, СТ2 – 32 Н, РУС – 33Н.

Программирование.

MVI А, 3А 00111010 – программирование СТØ

OUT 33 Н

MVI А, 7А 01111010 – программирование СТ1

OUT 33 Н

MVI А, 7А 01111010 – программирование СТ2

OUT 33 Н

MVI А, 06

OUT 30 Н для СТØ - загрузка младшего и старшего байтов в СТØ

MVI А, 00

OUT 30 Н

MVI А, 08

OUT 31 Н для СТ1 - загрузка младшего и старшего байтов в СТ1

MVI А, 00

OUT 31 Н

MVI А, 0А

OUT 32 Н для СТ2 - загрузка младшего и старшего байтов в СТ2

MVI А, 00

OUT 32 Н