Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология Образование Политология Производство Психология Стандартизация Технологии |
Режим одиночной передачи (Single Transfer Mode)
В этом режиме контроллер DMA выполняет только одну передачу. Адрес и счетчик слов будут изменяться при каждой передаче. DREQ должен быть активным, пока не активизируется соответствующий DACK. Если DREQ активен на протяжении одиночной передачи, HRQ переходит в неактивное состояние по выполнении одной передачи и освобождает шину системе. HRQ снова станет активным (при активном DREQ) и по получении нового HLDA будет выполняться следующий цикл одиночной передачи. Это гарантирует CPU в системе выполнение одного полного машинного цикла между передачами DMA. Режим передачи блока (Blok Transfer Mode) В этом режиме передается блок информации во время обслуживания подсистемы DMA. DREQ должен быть активным, пока не появиться активный DACK. Режим передачи по требованию (Demand Transfer Mode) В этом режиме передача данных выполняется до тех пор, пока не появится TC или внешний -EOP, либо когда DREQ станет неактивным. Таким образом, передачи могут продолжаться до тех пор, пока периферийное устройство не исчерпает объем данных. Каскадный режим (Cascade Mode) Этот режим использует объединение нескольких контроллеров DMA для расширения числа подключаемых каналов. Выходы HRQ и входы HLDA от дополнительных контроллеров соединяются соответственно со входами DREQ и выходами DACK первичного контроллера DMA . Это дает возможность запросам от дополнительного устройства распространяться через сеть приоритетных цепей предшествующего устройства. Таким образом, канал первичного контроллера DMA, к которому подключен дополнительный контроллер, программируется на выполнение каскадного режима и служит только для определения приоритета дополнительного устройства и транзита сигналов HRQ в CPU и HLDA из CPU. Все другие сигналы каскадного канала первичного контроллера DMA в формировании циклов подсистемы DMA не участвуют.
Режим память-память Этот режим предназначен для передачи блоков данных из одного адресного пространства памяти в другое с минимальными программными и временными затратами, но в PC AT не используется. В данном режиме могут работать только нулевой и 1-й каналы контроллера. Эта передача инициируется программной установкой REQ для канала 0. Адрес ячейки памяти-источника данных задают в CAR0, а ячейки-приемника - в CAR1. Байт данных, считанный из памяти, заносится во временный регистр (TR) и затем из TR считывается в ячейку-приемник. Когда значение счетчика слов канала 1 станет равным FFFFh, обслуживание заканчивается.
Параллельные интерфейсы. Стандарты. Программируемый параллельный периферийный адаптер Intel 8255 (К580ВВ55). Структурная схема. Режимы работы. Управляющие слова. Примеры применения.
Параллельный интерфейс — для каждого бита передаваемой группы используется своя сигнальная линия, и все биты группы передаются одновременно за один квант времени. Примеры: параллельный порт подключения принтера (LPT-порт, 8 бит), интерфейс ATA/ATAPI (16 бит), SCSI (8 или 16 бит), шина PCI (32 или 64 бита); Последовательный интерфейс — используется лишь одна сигнальная линия, и биты группы передаются друг за другом по очереди; на каждый из них отводится свой квант времени (битовый интервал). Примеры: последовательный коммуникационный порт (COM-порт), последовательные шины USB и FireWire, PCI Express, интерфейсы локальных и глобальных сетей.
IEEE 1284, LPT (англ. Line Print Terminal; также параллельный порт, порт принтера) — международный стандарт параллельного интерфейса для подключения периферийных устройств персонального компьютера. В основном используется для подключения к компьютеру принтера, сканера и других внешних устройств (часто использовался для подключения внешних устройств хранения данных), однако может применяться и для других целей (организация связи между двумя компьютерами, подключение каких-либо механизмов телесигнализации и телеуправления). В основе данного стандарта лежит интерфейс Centronics и его расширенные версии (ECP, EPP). Название LPT образовано от наименования стандартного устройства принтера LPT1 (Line Printer Terminal или Line PrinTer) в операционных системах семейства MS-DOS
Структурная схема программируемого периферийного адаптера
Режим 0 (простой ввод/вывод)
Работа в этом режиме позволяет организовать простой ввод или вывод для каждого из трех каналов, если все три порта в режиме 0. Данные просто записываются или считываются из выбранного канала. Таким образом, основные особенности функционирования микросхемы в режиме 0 следующие: • два 8-битовых канала (каналы A и B) и два 4-битовых канала (старшая и младшая половинки канала C); • каждый канал может быть независимо от других запрограммирован на ввод или вывод; таким образом, всего может быть 16 различных комбинаций ввода/вывода; • выходы имеют память, входы работают без буферной памяти.
Режим 1 (стробируемый ввод/вывод)
Этот режим служит для однонаправленного обмена данными по выбранному каналу с периферийным устройством. Для управления передачей или приемом по каналу A используется младшая тетрада канала C, канал B управляется старшей тетрадой канала C. STB –входной управляющий сигнал, по которому данные от внешнего устройства записываются в порт. ACK – выходной сигнал, информирующий внешнее устройство, что данные поступили в порт но еще не считаны ЦП IRQ – выходной сигнал, информирующий ЦП о том, что данные готовы для чтения
Режим 2 (двунаправленной шины (А), объединяет строб ввод и вывод) В этом режиме возможен обмен данными по 8-битовой двунаправленной шине данных. Управление обменом данными, а также направление передачи задается с помощью управляющих сигналов аналогичным режиму 1 способом. Возможно также генерирование сигналов прерываний и запрета разрешения.
Пример применения подключение принтера по интерфейсу ИРПРМ(Centronics):
Data – (вых) передаваемые данные STB – (вых) строб данных ACK – (вх) подтверждение приема данных Busy – (вх) сигнал занятости принтера
Алгоритм вывода 1-го символа на печать: 1. проверить готовность принтера, готов -2, иначе -1. 2. Выдача байта данных 3. Формирование строба STB=0 4. Ожидание сигнала подтверждения 5. Снятие строба STB=1
|
Последнее изменение этой страницы: 2019-04-19; Просмотров: 347; Нарушение авторского права страницы