МДП- транзисторы в полупроводниковых интегральных схемах.

⇐ ПредыдущаяСтр 7 из 7

МДП-транзисторы являются наиболее распространенными элементами интегральных схем. По сравнению с биполярными транзисторами они занимают значительно меньшую площадь на кристалле, а также обладают рядом схемотехнических преимуществ: обратимостью, возможностью использования в качестве резисторов, бесконечно большим выходным сопротивлением и широким набором различных типов на одном кристалле со встроенными и индуцированными n- и p-каналами и различными пороговыми напряжениями. МДП-транзистор с небольшим усложнением его структуры превращается в элемент цифровой памяти. Все это дает возможность создавать сверхбольшие ИС с оптимальными параметрами, по степени интеграции, намного превышающие ИС на биполярных транзисторах.

Статические и динамические запоминающие устройства. Большая доля выпускаемых в настоящее время полевых транзисторов входит в состав ИС запоминающих устройств. Микросхемы динамических запоминающих устройств и энергонезависимой памяти – это те направления разработок МОП БИС, в которых используются самые передовые конструкции элементов, технологические приемы и методы проектирования.

Из-за большой площади, занимаемой ячейкой статического ОЗУ, создание ОЗУ большой емкости на основе таких ячеек оказывается экономически неэффективным. Кроме того, статические ОЗУ, построенные на n-МОП-транзисторах, обычно потребляют значительную мощность. По этим причинам для создания ОЗУ большой емкости сотрудниками фирм IBM и Intel была разработана конструкция ячейки динамической памяти.

Работа динамических запоминающих устройств (DRAM) основана на хранении информации в виде зарядов на запоминающих конденсаторах. Первые микросхемы с ячейкой памяти, построенной на трех МОП-транзисторах (Intel), были выпущены в 1970г., а микросхемы с ячейкой памяти, содержащей всего один транзистор в 1972г. Последнее решение используется в настоящее время для производства практически всех микросхем динамических ОЗУ. Резкое уменьшение числа элементов в ячейке памяти позволяет разместить в микросхеме динамического ОЗУ намного больше ячеек, чем в микросхеме статического ОЗУ.

На рис 7.31 показана электрическая схема однотранзисторной ячейки динамического ОЗУ на полевом транзисторе с каналом n-типа.

При подаче сигнала логической 1 на адресную шину транзистор открывается, и конденсатор подключается к разрядной шине. При операции записи на разрядной шине устанавливается требуемый потенциал, и конденсатор заряжается через открытый транзистор, а при операции чтения перетекающий на разрядную шину заряд с конденсатора считывается зарядочувствительным усилителем.

Рис.7.31

Недостатком всех конструкций динамических ОЗУ является стекание заряда с конденсатора через обратно смещенный p-n-переход сток-подложка и по каналу закрытого транзистора. Поэтому в ЗУ этого типа приходится проводить периодическую регенерацию зарядов на конденсаторах (с периодичностью от 1 до 100мс), для чего в конструкции микросхем предусмотрена специальная схема регенерации. Поскольку при каждой операции чтения данных заряд с конденсатора перетекает на разрядную шину, имеющую существенно большую емкость, и напряжение на конденсаторе уменьшается приблизительно в 10 раз, то после каждой операции чтения необходимо проводить регенерацию (считывание информации является разрушающим). Из-за невысоких уровней сигнала и необходимости регенерации динамические ОЗУ имеют примерно в 10 раз более низкое быстродействие по сравнению со статическими ОЗУ. Достоинствами динамических ОЗУ являются низкая потребляемая мощность (основное потребление энергии происходит в момент зарядки конденсаторов) и заметно более низкая стоимость в расчете на единицу информации (по сравнению со статическими ОЗУ).

Одной из проблем, появившихся при разработке микросхем динамических ОЗУ большой емкости, является то, что с увеличением числа ячеек возникают все большие трудности в размещении запоминающих конденсаторов. Разработчики считают, что независимо от размеров запоминающего элемента емкость конденсатора должна оставаться практически на одном уровне (приблизительно 0, 04пФ). Чтобы создать такой конденсатор с рабочим напряжением 1, 5В и диэлектриком из SiO₂, необходима площадь обкладок ≈ 5мкм². Трудность в размещении конденсаторов возникла уже в микросхемах емкостью 4Мбит, площадь ячейки памяти в которых составляла приблизительно 10мкм². В современных микросхемах эта площадь уменьшилась почти в 100 раз.

КМОП-структуры.По мере усложнения ИС и увеличения их уровня интеграции постепенно возрастала потребляемая микросхемами мощность. В тоже время стало появляться все больше задач, которые требовали разработки ИС со сверхнизким потреблением энергии (создание микросхем для переносных устройств с батарейным питанием).Решением проблемы является создание комплементарной МОП- структуры (КМОП), в которой одновременно используются МОП-транзисторы с каналами n- и p-типа. Рассмотрим устройство КМОП-структуры на примере наиболее простого логического элемента – инвертора. Электрическая схема инвертора показана на рис.7.32.

Основной идеей КМОП-структуры является последовательное включение МОП-транзисторов с каналами n- и p-типа. Концентрация и тип легирующей примеси, вводимой в приповерхностный слой кремния для изменения V_пор., выбираются так, чтобы при подаче на соединенные вместе затворы транзисторов любого напряжения транзисторы никогда бы не оказывались одновременно в открытом состоянии. Так при подаче на вход инвертора напряжения, отвечающего уровню логического нуля (U₀≈ 0) n-канальный транзистор закрыт, а р-канальный открыт, что формирует на выходе схемы напряжение, отвечающее логической 1 (U₁≈ Е). При подаче на вход схемы уровня логической1 р-канальный транзистор закрыт, а n-канальный транзистор открыт, что формирует на выходе схемы уровень логического 0. Поскольку один из транзисторов всегда закрыт, то через логический элемент в статическом режиме протекает лишь малый ток утечки p-n переходов, образованных областями стока и истока с подложкой. Заметный ток через структуру протекает лишь в момент переключения элемента, так как при этом происходит перезарядка емкости выходной цепи до напряжения, отвечающему новому логическому уровню. Соответствующее время переключения определяется произведение этой емкости на сопротивление канала открытого транзистора, которое обычно лежит в пределах 0, 1-10кОм. Недостатками КМОП- структур по сравнению со схемами на n-МОП-транзисторах являются более высокая входная емкость, связанная с необходимостью подключения входа логического элемента одновременно к двум транзисторам, и примерно вдвое большая площадь, занимаемая логическим элементом.

Рис.7.32

Основной проблемой, присущей описанной конструкции КМОП-структуры, является возможность возникновения в ней так называемого эффекта защелкивания. Оказывается, если подать (даже кратковременно)в выходную цепь этой структуры напряжение, выходящее за пределы 0-Е_п, то один из стоковыхp-n переходов может открыться и перевести структуру в состояние, при котором через нее протекает большой ток, грозящей вывести ее из строя.

Структуры BiCMOS.В конце 60 годов у разработчиков появилась идея объединить в одной микросхеме все лучшее, что позволяет достигнуть технология биполярных ИС и технология КМОП-структур. Первыми гибридными структурами, полученными в результате такого объединения и получившими название BiCMOS-структур, были операционные усилители, которые были разработаны в 1973 году. В это время логические КМОП ИС работали при напряжении питания 5В и имели разность напряжений логических уровней U_0-1 в несколько раз выше, чем биполярные ИС. Поэтому для уменьшения динамической мощности рассеяния наиболее быстродействующие части цифровых ИС в это время было выгоднее создавать на основе биполярных приборов, а более медленные, но требующие экономии энергии схемы – на КМОП-структурах.

⇐ Предыдущая 1 2 3 4 5 67