Интегральных мультиплексоров

⇐ ПредыдущаяСтр 13 из 28Следующая ⇒

Назначение мультиплексоров – коммутировать в желаемом порядке информацию, поступающую с нескольких входных шин на одну выходную. С помощью мультиплексора осуществляется временное разделение информации, поступающей по разным каналам. Мультиплексор можно уподобить бесконтактному многопозиционному переключателю.

Мультиплексоры обладают двумя группами входов и одним, реже двумя, – взаимодополняющими выходами (рис.11.11). Одни входы – информационные, а другие – служат для управления. К ним относятся адресные и разрешающие входы.

MUX Рис. 11.11

Если мультиплексор имеет n адресных входов, то число информационных входов будет 2 в степени n. Набор сигналов на адресных входах определяет конкретный информационный вход, который будет соединен с выходным выводом.

Разрешающий вход управляет одновременно всеми информационными входами независимо от состояния адресных входов. Запрещающий сигнал на этом входе блокирует действие всего устройства. Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других устройств. Разрешающий вход употребляется также для наращивания разрядности мультиплексоров.

Мультиплексоры ТТЛ, выполненные в виде самостоятельных микросхем и различаются главным образом числом информационных и адресных входов, наличием или отсутствием разрешающего входа, а также характером выходных сигналов (относительно входных информационных), которые могут быть прямыми, инверсными или парными.

Рис. 11. 12

В мультиплексорах ТТЛ (рис. 11.12) входные информационные сигналы проходят через несколько логических элементов, которые обрабатывать только импульсные сигналы, логические уровни которых находятся в пределах, допустимых для устройств ТТЛ.

Рис. 11.13

Мультиплексоры КМОП(аналоговые мультиплексоры).По принципу действия мультиплексоры КМОП существенно отличаются от подобных устройств ТТЛ. В функциональном отношении между ними также существуют различия. Мультиплексоры КМОП строятся на основе дешифраторов и двунаправленных ключей. Структура данного мультиплексора содержит (рис. 11.13): согласующее устройство, которое обеспечивает переход от управляющих цифровых сигналов на адресных входах к внутренним потенциалам микросхемы, необходимым для нормального действия; дешифратор, преобразующий код, поданный на старшие и младшие разряды адресных входов, в активный сигнал только на одном из выходов дешифратора; ключи, управляющие входы которых соединены с выходами дешифратора. Выходы этих ключей соединенs между собой перемычкой и подключены к общему информационному выходу.

Хорошим приложением ключей на полевых транзисторах являются мультиплексоры – схемы, которые позволяют выбрать один из нескольких входов по указанию управляющего цифрового сигнала. Аналоговый сигнал с выбранного входа будет прямо проходить на выход. На рис. 11.13 показана функциональная схема аналогового мультиплексора из четырех направлений в одно. Каждый из ключей от S0 до S3 представляет собой аналоговый КМОП-ключ. Дешифратор декодирует адрес, представленный в двоичном коде и включает только адресованный ключ, блокируя остальные. Вход разрешения Е необходим для наращивания числа коммутируемых источников сигналов; если на этот вход поступает сигнал низкого уровня, то, независимо от состояния адресных входов, все ключи мультиплексора разомкнуты. Так как аналоговые ключи являются двунаправленными устройствами, аналоговый мультиплексор является одновременно и " демультиплексором", т.е. сигнал может быть подан на вход мультиплексора и снят с избранного выхода.

Поскольку ключи КМОП обладают способностью проводить ток в двух направлениях, такие мультиплексоры с равным успехом могут быть использованы и в обращенном режиме как демультиплексоры – устройства, коммутирующие сигналы от одной шины к нескольким. Общий ввод информационных сигналов используется как выходной для мультиплексора и входной для демультиплексора. Эти устройства нередко так и называют – мультиплексор – демультиплексор, коммутатор, селектор.

В отличие от мультиплексоров ТТЛ, сигнал от входа к выходу КМОП - мультиплексора проходит без преобразования его в промежуточных элементах микросхемы, поэтому приборы КМОП-структуры с равным успехом могут быть использованы для коммутации как импульсных, так и аналоговых сигналов.

Поскольку для КМОП - мультиплексоров коммутация осуществляется при помощи управляемых ключей, проводящих в обоих направлениях, эта разновидность прибора с равным успехом может применяться в качестве мультиплексора и демультиплексора.

Сопротивление открытых вентильных ключей невелико (примерно 80 Ом) и мало зависит от проходящего сигнала. Такие ключи хорошо проводят аналоговые и импульсные сигналы. Разомкнутые ключи обеспечивают практически полный разрыв цепи, так как токи утечки ничтожно малы (не более 1 нА). Когда на соответствующем входе микросхемы отсутствует разрешающий сигнал, все коммутируемые цепи разомкнуты, благодаря чему эту категорию приборов можно использовать с другими, имеющими три выходных состояния. Подобно прочим приборам КМОП они рассеивают очень малую статическую мощность независимо от состояния управляемых ключей.

Рис. 11.14

Способы наращивания. У мультиплексоров, выпускаемых в виде самостоятельных изделий, число информационных входов не превышает шестнадцати. Большее число входов обеспечивается путем наращивания. Наращивание можно выполнять двумя способами: объединением мультиплексоров в пирамидальную (древовидную) систему, либо последовательным соединением разрешающих входов и внешних логических элементов (рис. 11.14).

Пирамидальные мультиплексоры строятся по ступенчатому принципу, причем обычно применяются две, реже три и более ступеней. Пирамидальный характер ступени состоит в том, что каждая ступень, начиная с первой, имеет больше входов, чем последующая. Младшие разряды кода адреса подаются на адресные входы первой ступени, а ступеням более высокого ранга соответствуют старшие разряды адресного кода.

Общее число информационных входов при однотипных мультиплексорах младшего ранга равно произведению числа входов отдельных мультиплексоров и числа самих мультиплексоров: N_вх.общ= N_вх´ n. Для очень больших N_вх.общ понадобится третий ряд мультиплексоров. Порядок их подключения не требует пояснений. Общее число входов определяется по той же формуле.

Недостатками пирамидального наращивания следует считать повышенный расход микросхем, а также сравнительно не высокое быстродействие из-за суммирования задержек при последовательном прохождении сигналов по ступеням пирамиды.

По функциональным возможностям мультиплексоры являются очень гибкими устройствами и помимо прямого назначения могут выполнять и другие функции. Мультиплексоры используются для преобразования параллельного двоичного кода в последовательный. Если управляющие сигналы на адресных входах мультиплексора циклически менять в двоичной последовательности 00; 01; 10; 11 и т.д. (эта операция легко выполняется с помощью двоичного счетчика), то на выходе устройства будут появляться один за другим сигналы, существующие на информационных входах, в порядке номеров этих входов. Разрядность преобразуемого слова определяется числом информационных входов. Если при этом время от времени чередовать сигналы на разрешающем входе, информация на выходе будет характеризоваться псевдослучайной последовательностью.

Мультиплексоры как универсальные логические элементы. Еще одно свойство мультиплексоров – работать в качестве универсального логического элемента, реализующего любую логическую функцию, содержащую до n+1 переменной, где n – число адресных входов мультиплексора. Применение этого свойства особенно оправдано, когда число переменных особенно велико, 4 -5 и более. Один мультиплексор в этом случае может заменить несколько корпусов с логическими элементами вида И, ИЛИ, НЕ и др. Синтез таких схем довольно прост и осуществляется на основе словесного описания функции или по таблице истинности.

Использование мультиплексора в качестве универсального логического элемента основано на общем свойстве логических функций, независимо от числа аргументов всегда равняться логической единице или нулю:

f(x₁, x₂, x₃, …, x_n)= .

Если на адресные входы мультиплексора подавать входные переменные, зная, какой выходной уровень должен отвечать каждому сочетанию этих сигналов, то, предварительно установив на информационных входах потенциалы нуля и единицы согласно программе, получим устройство, реализующее требуемую функцию.

Рис. 11.15

Демультиплексоры (рис. 11.15) в функциональном отношении противоположны мультиплексорам. Здесь сигналы с одного информационного входа распределяются в желаемой последовательности по нескольким выходам. Выбор нужной выходной шины, как и в мультиплексоре, обеспечивается кодом на адресных входах. При m адресных входах демультиплексор может иметь в зависимости от конструкции до 2 в степени m выходов.

Демультиплексоры имеют входы: D – информационный; A – адресный, потенциал на этом входе определяет, на каком из выходов будут формироваться сигналы, повторяющие х. Когда А=1, верхний элемент И заперт и на выходе его F₀=0; нижний элемент, напротив, открыт и работает как повторитель информационных сигналов. При А=0 заперт нижний элемент, а верхний пропускает входную информацию. Демультиплексоры ТТЛ с большим числом выходов работают по тому же принципу, только имеют более сложную схему.

Для выходных сигналов демультиплексора можно записать булевы соотношения, описывающие функционирование устройства:

F₀=D ,

F₁=D ,

F₂=D ,

F₃=D ,

по которым можно построить логическую схему демультиплексора.

Демультиплексоры, как и мультиплексоры, часто используются в сочетании со счетчиками и регистрами. Они служат в качестве коммутаторов-распределителей информационных сигналов и синхроимпульсов, для демультиплексирования данных и организации адресной логики в оперативных и постоянных запоминающих устройствах, а также для преобразования двоично-десятичного кода в десятичный с целью управления индикаторными и печатающими устройствами. Число выходов и распределение сигналов на них определяются характером предполагаемой нагрузки. Дешифраторы для работы с газоразрядными индикаторными лампами имеют на выходе высоковольтные транзисторы и организацию выходов «один из десяти». Микросхемы, работающие с семисегментными индикаторами (полупроводниковыми, накальными, вакуумными), имеют семь выходов и надлежащее распределение сигналов на них при каждом сочетании входных сигналов.

Объединяя мультиплексор с демультиплексором можно построить устройство, в котором по заданным адресам один из входов подключается к одному из выходов (рис.11.16).

Рис. 11.16

Если нужно иметь большое число выходов, то строят демультиплексорное дерево.

Демультиплексоры-дешифраторы как самостоятельные изделия имеют 4, 8 или 16 выходов. Если потребное число выходных шин превышает возможности одной микросхемы, демультиплексоры (дешифраторы), также как и мультиплексоры наращиваются в систему.

Мультиплексорное дерево

Максимальное число входов мультиплексоров выполненных в виде интегральных схем 8. Если необходимо построить мультиплексорное устройство, с большим числом входов, то мультиплексоры объединяют в схему дерева (рис. 11.17). Схема состоит из 4 мультиплексоров 1-го уровня с адресами Х₁ Х₂, и мультиплексора 2-го уровня с адресами Х₃ Х₄. Мультиплексорное устройство имеет 16 входов, разбитых на четверки, которые подключены к отдельным мультиплексорам 1-го уровня.

Рис. 11.17

Мультиплексор 2-го уровня, подключая к общему выходу устройства выходы отдельных мультиплексоров 1-го уровня, переключает четверки входов.

Общее число входов мультиплексорного дерева определяется по формуле

n_инф = 2^N^адр1+^N^адр2,

где N_адр1 – число адресных переменных 1-го уровня, N_адр2 – число адресных переменных 2-го уровня.

Число мультиплексоров в схеме: 2^N^адр2+1.

Сумматоры

Сумматоры – это комбинационные устройства функционального назначения, предназначенные для сложения двух двоичных чисел. К числу их относятся:

· сумматор по модулю два;

· полусумматор;

· полный сумматор;

· суммирующие устройства.

11.6.1. Сумматор по модулю два

Сумматор по модулю два (схема “исключающее ИЛИ”, узел неравнозначности) – логическое устройство с двумя входами и одним выходом, сигнал на выходе которого появляется только при наличии неравнозначных сигналов на входе.

Исходя из определения, можно заполнить таблицу истинности.

В соответствии с правилами составления булевых выражений в дизъюнктивно нормальной форме, можно написать уравнение функционирования сумматора по модулю два в виде

.

Исходя из уравнения функционирования, можно изобразить логическую схему устройства, реализующее его. Схема содержит два инвертора, две схемы И и один двухвходовый элемент ИЛИ.

11.6.2. Одноразрядный двоичный сумматор

Из принципа сложения многоразрядных двоичных чисел следует, что в каждом из разрядов производятся однотипные действия: определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и поступающего в данный разряд переноса и формируется перенос, передаваемый в следующий разряд. Эти действия реализуются одноразрядным двоичным сумматором. Символическое изображение такого сумматора показано на рис. 11.18, а. Он имеет три входа для подачи цифр разрядов слагаемых a_i, b_i и переноса р_i; на выходах формируются сумма s_i, и перенос p_i₊₁, _i для передачи в следующий разряд.

Рис. 11.1

8

Таблица 11.1

В одноразрядном сумматоре могут предусматриваться входы для подачи как прямых значений разрядов слагаемых a_i, b_i и переноса р_i, так и инверсных значений, а также выходы, на которых формируются инверсные значения выходных переменных. Пример такого одноразрядного сумматора приведен на рис. 11.18, б. В табл. 11.1 показан закон функционирования одноразрядного сумматора.

11.6.3. Многоразрядные двоичные сумматоры

В зависимости от способа ввода разрядов слагаемых сумматоры делятся на два типа: последовательного и параллельного действия. В сумматоры первого типа разряды чисел вводятся в последовательной форме, т. е. разряд за разрядом (младшим разрядом вперед), в сумматоры второго типа каждое из слагаемых подается в параллельной форме, т. е. одновременно всеми разрядами.

11.6.3.1. Сумматор последовательного действия

Рис. 11.19

Рис. 11.20

Последовательный сумматор осуществляет суммирование слагаемых и цифр переноса поразрядно, начиная с младшего разряда. Основой его схемы является одноразрядный сумматор. Суммирование производится в одноразрядном сумматоре SM (рис. 11.19). Цифры i-го разряда слагаемого и цифра переноса из младшего разряда передаются на вход сумматора одновременно с приходом тактового импульса. Регистры 1 и 2 используются для приема и хранения цифр i-того разряда слагаемых. В D – триггере хранится цифра переноса из младшего разряда. Регистр 3 принимает и хранит цифру i-й суммы. С приходом тактового импульса из регистров 1, 2 и D – триггера разряда слагаемых цифра переноса поступает на вход одноразрядного сумматора. Одновременно регистр 3 освобождается для приема цифры суммы.

Достоинство сумматора последовательного действия заключается в малом объеме оборудования, требуемого для его построения. Однако последовательная обработка разрядов приводит к низкому быстродействию. Поэтому сумматоры такого типа в настоящее время используются редко.

11.6.3.2. Сумматор параллельного действия

Сумматор параллельного действия состоит (рис. 11.20) из раздельных разрядов, каждый из которых содержит одноразрядный сумматор.

Каждый из одноразрядных сумматоров формирует на своих выходах цифру соответствующего разряда суммы и перенос, передаваемый на вход следующего, более старшего разряда.

Достоинство: устройство параллельного действия, высокое быстродействие.

Недостаток: требуется применение блока ускоренного переноса.

Накапливающий сумматор

Рис. 11.21

Накапливающий сумматор (рис. 11.21) является автоматом с памятью, т.е. слагаемые могут приходить поочередно в произвольные моменты времени и запоминаться в линиях задержки или в триггерах. Накапливающий сумматор применяется в асинхронных устройствах, в которых слагаемые не привязаны к тактам тактового генератора с таблицей истинности 11.2.

Таблица 11.2

a_i	b_i	P_i	S_i	P_i₊₁

С приходом слагаемого а_i=1 элемент " ИЛИ" устанавливается в " 1", триггер устанавливается. в " 1". Если bⁱ=1 и приходит через какое-то время после a_i, то оно запоминается в линии задержки и одновременно b_i опрокидывает триггер в " 0". На инверсном выходе триггера устанавливается " 1", следовательно на вторую схему " И" подаются две единицы, следовательно на выходе второй схемы " ИЛИ" формируется цифра переноса в старший разряд, равная " 1". Если P_i=0, то цифра суммы, которая снимается с прямого выхода триггера, равна " 0". Если P_i=1, то сумма S_i=1.

Цифровые компараторы

Рис. 11.23

Рис. 11.22

Схемы сравнения кодов (цифровые компараторы), графическое изображение которых приведено на рис. 11.22, предназначены для проверки равенства двух чисел. Два n-разрядных X и Y числа равны, если попарно равны значения одноименных разрядов a_i, b_i, т.е. равенство

a_ib_i+ =1

справедливо для всех i. Это логическая функция равнозначность или эквивалентность. В соответствии с этим уравнение функционирования можно представить в виде

Y= + ).

Кроме сигнала равенства компаратор может выдавать сигналы X> Y, X< Y.

Чтобы построить цифровой компаратор на элементах И-НЕ, исходное выражение надо преобразовать, используя теорему Де Моргана. Данная реализация цифрового компаратора приведена на рис. 11.23. Последний инвертор в схеме подключают для того, чтобы на выходе компаратора была логическая единица. Если последним элементом в схеме стоит элемент И, то на выходе будет 0 при равенстве.

⇐ Предыдущая 8 9 10 11 121314 15 16 17 Следующая ⇒