Временная диаграмма действия RS– триггера

Таблица истинности RS– триггера (минимизированная форма)

Такт t	Такт t+ 1




		н/о

Как самостоятельные изделия асинхронные RS– триггеры находят применение в роли ключей, компилятора, распределителей и т. п., формирователей импульсов от механических контактов.

Примером RS– триггера промышленного производства является ИС 561ТР2.

В одном корпусе ИС содержатся четыре независимых одинаковых триггера.

Характерная особенность- наличие третьего состояния при котором выходы триггеров отключаются от выходов в микросхему.

Логическая структура Условное изображение

Одного триггера микросхемы

Выходной инвертор служит буфером между T2 и последовательным каскадом.

V– общий разрешающий вход (управляет всеми четырьмя ключами). ПриV= “1” ключи проводят информацию, а приV= “0” информация на выходах отсутствует.

Таблица истинности

		V


	x
x	x		z

В некоторых сериях RS– триггеры как самостоятельные изделия отсутствуют.

Такие триггеры легко собрат из обычных логических элементов. Кроме того в более сложных триггерах имеются побочные входы SaиRa, обладающие приоритетом, позволяющие в любой момент времени установить Тг в “1” или “0” независимо от состояния других входов.

Синхронные RS– триггеры

Синхронные (тактируемые) триггеры получаются из асинхронного RS– триггера путем подключения к его входам схемы управления, состоящей из логических элементов.

Такт t	Такт t+ 1
C







		н/о

Входы SиRинформационные, вход С – тактовый (синхронизирующий).

При С = 0 триггер хранит информацию, состоянием входов SиRбезразлично.

Изменение состояния выхода триггера возможно только при С = 1.

Штриховыми линиями показаны такие входы Sa иRa для асинхронной установки триггера в единичные и нулевое состояние, минуя информационные входы. При синхронной работе на синхронных входах следует поддерживает нейтральную комбинацию.

Время задержки переключения синхронного триггера складывается из задержки распространения сигнала во входном элементе и задержки переключения собственного триггера.

tзд.п. = tзд. р. ср. + 2tзд. р. ср = 3tзд. р. ср.

Минимальная длительность тактового импульса, в случае совпадения его фронтом информационного сигнала может быть меньше tзд.п. на время задержки включения входного логического элемента ( )

Поэтому разрешающие время и разрешающая частота

2.2

Синхронный RS-триггер. Для получения характеристического уравнения синхронного RS-триггера составим его таблицу переходов, подобную табл. 3, введя в нее третью входную переменную – сигнал синхронизации С. При С=1 триггер изменяет свое состояние в соответствии с логикой функционирования асинхронного триггера, а при С=0 состояния триггера остаются неизменными.

Из таблицы переходов выпишем СДНФ характеристического уравнения, которые после их минимизации имеют вид

(8)

Для построения схемы синхронного RS-триггера в базисе ЛЭ “И-НЕ” дважды проинвертируем (8), в результате получим

(8.1)

Схема, реализующая эти уравнения, приведена на рис.8.

Основой схемы является асинхронный

На функциональной схеме изображен RS-триггер асинхронного типа на элементах И-НЕ и во втором исполнении на элементах ИЛИ-НЕ.

3.2

3.3

Как работает триггер Триггер это простое цифровое устройство, которое имеет возможность длительное время находится в одном из двух устойчивых состояний, т.е в режиме хранение информации и под воздействием внешних управляющих сигналов скачком переключаться в другое состояние - запись информации. Обычно, триггер имеет два выхода — прямой и инверсный выход. Число входов зависит от структуры и функционального назначения " спускового крючка". Момент перехода из одного состояния в другое происходит максимально быстро, поэтому временем переходных процессов на практике можно принебречь. Триггеры это основной логический элемент для построения различных запоминающих устройств и схем. Их можно легко использоваться для хранения информации, но объем их память совсем не большой. Также он может хранить биты, отдельные коды или сигналы. Эти цифровые устройства способны сохранять свою память только при наличии напряжения питания. Поэтому признаку их можно относить к элементарным схемам оперативной памяти. Если отключить питание схемы, а затем снова включить, триггер окажется в совершенно случайном состояние, то-есть на его прямом выходе может появиться как логический ноль, так и уровень логической единицу. Именно поэтому, осуществляя проектирование цифровых схем, надо обязательно учитывать момент приведения триггера в стартовое состояние. В основу абсолютно любого триггера положена схема, состоящая из двух логических элементов И-НЕ или ИЛИ-НЕ, которые охвачены положительной обратной связью

4.1

4.2 В действительности триггеры являются более сложными объектами, состоящими из нескольких (от двух до девяти) простых логических вентилей. Отсюда следует, что модели триггеров можно представить не только поведенческими, но и структурными моделями, оставаясь на одном и том же уровне иерархии, а именно, на уровне логического моделирования (рис.1).

Рис. 1. Поведенческая и структурная модели стробируемого RS-триггера

Попытка создать структурную модель для логического элемента неизбежно приводит к понижению уровня на одну ступеньку иерархии, то есть к необходимости рассматривать такой элемент как систему, образованную структурными примитивами более низкого уровня (транзисторами, резисторами, конденсаторами и прочими компонентами). Следовательно, логическое моделирование приходится заменять схемотехническим (электронным), приобретая при этом все недостатки излишней детализации.

4.3

⇐ Предыдущая 1 2 3 45