Классификация основных полупроводниковых устройств памяти

ВВЕДЕНИЕ

Основные требования к устройствам памяти

Существуют общие требования к устройствам хранения информации, не зависящие от их реализации:
• большая информационная емкость,
• быстрый доступ к информации,
• низкое энергопотребление,
• высокое быстродействие при считывании и перезаписи информации,
• надежность,
• большой срок хранения,
• низкая стоимость,
• совместимость
• масштабируемость.
Перечисленные требования являются противоречивыми и создание одного устройства, которое бы удовлетворяло всем им не реально. Поэтому, в настоящее время существует определенная иерархия устройств памяти. На верхнем уровне находится быстрая полупроводниковая память с ограниченной информационной емкостью, на нижнем уровне находится медленная память, способная хранить большие объемы информации.
Полупроводниковая память пока еще относится к быстродействующим, дорогостоящим устройствам со сравнительно небольшой емкостью. Основное её назначение – блоки, которые непосредственно определяют быстродействие обработки информации компьютером. Среди них:

оперативная память, работающая в режиме непосредственного обмена информацией с процессором;
регистровые ЗУ, входящие в состав процессора;
кэш-память, для хранения копии информации, используемой в текущих операциях обмена;
специализированные виды памяти, обеспечивающие решение задач с большими объемами обрабатываемой информации и жесткими лимитами на время этой обработки.

В идеальном варианте было бы желательно во всех блоках компьютера использовать память, обладающую низкой ценой и энергопотреблением при максимально достижимых характеристиках хранения и обмена информацией. Однако, в настоящее время это не реально. Успехи последнего десятилетия в области технологии полупроводниковой памяти привели к значительному снижению стоимости полупроводниковой памяти, увеличению её информационной емкости, снижению энергопотребления при сохранении высокого быстродействия. В результате полупроводниковая память начала спускаться вниз по иерархической лестнице, постепенно вытесняя с нижних ступенек устройства с магнитной и оптической записью.
Далее перечислены основные свойства полупроводниковой памяти, которые могут быть использованы при её оценке и выборе.

	Основные операционные рижимы	Запись-чтение, только чтение, программирование пользвателем
	Режимы хранения	Энергозависимый, энергонезависимый
	Режим доступа	Произвольный, последовательный, зависящий от содержания, смешанный
	Операции с ячейками памяти	Динамические, статические, фиксированные, программируемые
	Емкость памяти	Число бит или элементов памяти на чипе памяти
	Организация	(Число слов) х (Число бит в слове)
	Функционирование	Высокая скорость, низкая скорость, высокая надежность
	Толерантность к окружающией среде	Коммерческая, космос, радиация, военная, высокотемпературная
	Радиационная стойкость	Радиационно стойкие, радиационно не стойкие, толерантные
	Воздействие считывания	разрушающее информацию, не разрушающее информацию
	Архитектура	Линейная, иерархическая
	Логика	Бинарная, тернарная, кватернарная, другая
	Энергопитание	Стабилизированное, батарейное, фотоэлементы, другое
	Среда хранения информации	Полупроводники, диэлектрики, сегнетоэлектрики, магнетики
	Применение	Мэйнфрэйм, кэш, буфер, регистры, вспомогательное
	Взаимодействие с системой	Синхронное, асинхронное

Энергонезвисимые схемы памяти, предназначенные преимущественно для чтения. ROM

Для классификации используется основные функциональные характеристики микросхем: необходимость внешнего источника энергии при сохранении информации, возможность перезаписи информации и способ доступа к данным. В таблице приведены основные типы полупроводниковых схем памяти в соответствии с В настоящее время практически все устройства памяти изготавливаются по MOS технологии. На правом рисунке приведена диаграмма, характеризующая взаимоотношение устройств приведенных в таблице. К устройствам памяти, требующим питания (англ. Volatile) относятся RAM (от англ. Random Acess Memory)? которые делятся на статические SRAM (от англ. Static Random Acess Memory) и динамические DRAM (от англ. Dynamic Random Acess Memory). К энергонезависимой памяти относятся схемы, предназначенные преимущественно для считывания информации ROM (от англ. Read Only Memory). Сред них не программируемые пользователем ROM и стираемые ROM - EPROM (от англ. E rasable P rogrammable R ead- O nly M emory). Этот тип памяти допускает одновременное стирание всей информации с последующим программированием. Более совершенным является память, в которой возможно -программирование и стирание информации электрическим путем - EEPROM (от англ. Electic Erase Programe ROM). Этот тип памяти допускает побитовую запись и стирание, в отличие от Flash памяти, которая допускает программирование и стирание только отдельными блоками. Flash в переводе с английского означает кадр, вспышка.

ОСНОВНЫЕ ТИПЫ ПОЛУПРОВОДНИКОВОЙ ПАМЯТИ

Сдвиговые регистры

Сдвиговые регистры представляют линейную последовательность триггеров, в которой вход последующего регистра соединяется с выходом предыдущего. Перемещение за один такт осуществляется на одну ячейку. Сдвиговые регистры могут быть двунаправленными, кроме, они могут запускаться параллельно, иметь разветвления ( SIPO от англ. serial-in, parallel-out) и объединения ( PISO от англ. parallel-in, serial-out ). Если объединить и выход регистра, от образуется кольцевой регистр. more complex computation. На рисунке 1 показан пример сдвигового регистра 4-Bit SIPO.

Рисунок 1 – сдвиговый регистр 4-Bit SIPO

На рисунке 2 показан пример сдвигового регистра 4-Bit PISO.

Сдвиговые регистры широко применяются для преобразований, осуществляемых между последовательными и параллельными интерфейсами, в качестве линий задержки. Соединенные параллельно сдвиговые регистры используются для создания стека. Сдвиговый регистр может быть использован для генерации импульсов. В этом случае он должен иметь внешние часы.

EPROM, PROM

Энергонезависимая память на протяжении многих лет оставалась мечтой разработчиков. Действительно в целом ряде приложений запись производится очень редко (например при конфигурации компьютера пользователем) и до недавнего времени после выключения устройства необходимо было чтобы какой то источник оставался в работе и поддерживал хранение информации. Устройства с редкой перезаписью должны обеспечивать – энергонезависимость хранения и возможность быстрого считывания в любой момент. Стираемая, предназначенная только для считывания память EPROM ( от англ. E rasable P rogrammable R ead- O nly M emory )хранит данные при отключенном питании. Для записи информации ячейки памяти требуют специального режима с повышенным напряжением. Поэтому запись осуществляется чрезвычайно редко и устройство работает, в основном, только на считывание. Записанначя информация может быть стерта вся одновременно при освещении микросхемы ультрафиолетовым излучением. ( 235 нм) в течение определенного времени. Для доступа излучения к чипу над ним в корпусе монтировалось тонкое кврцевое окошко (см. рис. справа). EPROM могут хранить информацию не менее 10 - 20 лет и обеспечиваю не ограниченное число считываний. Первые микросхемы этого типа были предложены изрильским инженером D Frohman в 1971г. Каждая хапоминающая ячейка EPROM содержала один МДП транзистор с многослойным подзатворным диэлектриком, в который инжектировался статический заряд.
Для целого ряда применений требуется только однократная запись информации (например словари, карты и т.п.). Это архивный тип памяти PROM (от Progtammable ROM), предназначенный тоько для считывания. Запись ROM, как правило, осуществляется производителем путем плавления перемычек между адресной шиной и шиной слов. Этот микросхемы сравнительно просты в производстве, т.е. дешевы, надежны, имеют высокое быстродействие. Однако, однажды записанная информация не может быть стерта. Этот тип памяти иногда называют постоянным запоминающими устройтвами ( ПЗУ ), в отличие от перезаписываемых ПЗУ (ППЗУ) к которым относятся EPROM. Этот тип памяти был предложен в 1956 Wen Tsing Chow, рабоатавшем в Нью-Йоркском отелении " Bosch Arma Corporation" над заказом для ВВС США. Первое время эти схемы были засекречены и использовались для программирования целей.

EEPROM (E ²ROM), FLASH

EEPROM ( от англ. E lectrically E rasable P rogrammable R ead- O nly M emory) относятся к программируемым потребителем энергонезависимым устройствам памяти. Основным элементом запоминающей ячейки в них является плавающий транизистор. EEPROM используются для записи небольших объемов информации. В тех случаях, когда требуется записывать большие объемы информации используется Flash память. В ячейке Flash так же используется траннзистор с плавающим затвором, однако применение в этих схемах покадровой (Flash) записи значительно уменьшает её время. Работы в области EEROM были начаты в 1983 George Perlegos (Intel) и продолжаются до настоящего времени.
Поскольку запись информации происходит в режимах близких к предельным при и при хранении информации происходит потеря части информации для E²ROM важное значение имеет проблема надежности хранения информации и срока службы микросхемы. Производители обычно гарантируют х В настоящее время Flash память вобрала в себя основные достижения в области как МОП технологии, так и организации памяти, поэтому рассмотрению этого типа памяти будет уделено особое внимание.

ЗАКОН МУРА

На заре полупроводниковой электронике одним из ведущих специалистов Intel было высказано предположение, что число транзисторов на монтируемом в корпус кристалле (чипе) будет удваиваться примерно каждые два года [ 1]. Это гениальное предсказание, к удивлению потребителей, начало выполняться и получило название “Закона Мура”. Закон Мура не является неким естественным законом природы, выполняющимся вне зависимости от воли человека. Этот закон творят десятки тысяч разработчиков и технологов во всем мире. Он дал разработчикам микросхем цель, к которой надо стремиться, в которую они поверили и заложили во все свои планы. Был тщательно продуманы и увязаны между собой все планы развития физики, технологии и схемотехники полупроводниковой электроники. Такой подход позволил оптимальным образом использовать финансовые, технические и интеллектуальные ресурсы, к которым имеют доступ разработчики. Если на первых парах, для выполнения закона Мура достаточно было усилий отдельных фирм-производителей, то по мере усложнения задач для достижения поставленных целей потребовалась кооперация в рамках всей отрасли, затем страны и сейчас эта задача преобрела международное значение. Чему в немалой степени способствовал снижение угрозы мировой войны и соответственно снижение атмосферы секретности и недоверия.
В законе Мура, в простой и понятной форме указан путь, который должен привести к непрерывному развитию информационной электроники, а именно к неуклонному повышению её быстродействия, снижению мощности, снижению экономических затрат, при повышении вычислительной мощности. В свою очередь повышение вычислительной мощности способствует повышению производительности интеллектуального труда, росту производства и увеличению притока средств в электронную промышленность. Таким образом, круг замкнулся что и обеспечило выполнение этого закона развития полупроводниковой электроники на протяжении многих лет, о чем свидетельствует график, приведенный на рисунке3.

МАСШТАБИРОВАНИЕ

Закон Мура не работает автоматически. На каждом шагу приходится преодолевать технологические трудности, изобретать новые приемы. Это и есть принцип развития. Никогда ни один производственная закономерность не задана наперед. Есть общие принципы, которые, в частности, задаются правилами масштабирования. Далее необходим труд, квалификация и талант исполнителей. В качестве примера в таблице продемонстрировано влияние технологических усовершенствований внедренных для " поддержания" закона Мура при сокращении размеров элементов Flash памяти (при использовании принципа масштабирования).

Характеристический размер технологии	Принципиальное т ехнологическое усовершенствование
1, 5 мкм	Создание Flash
1 мкм	Совершенствование изоляции ячейки, улучшающее позицонирование затвора. Повышение качества операций цикирования.
0, 8 мкм	Утопленный LOCOS
0, 6 мкм	Самосовмещенный исток. Масштабирование подзатворного окисла
0, 4 мкм	Intel " Strata" конструкция ячейки. Стирание отрицательным напряжением затвора.
0, 25 мкм	Изоляция канавкой
0, 18 мкм	Самосовмещенный плавающий затвор. Сложный переферийный окисел. Не заземленные контакты
0, 13 мкм	Канальне стирание. Двойная канавка. Двойной затворный разделитель. Беспроводной интернет на чипе.

В настоящее время МОS технология является основной технологией, развитие которой, обеспечивает выполнение закона Мура. На рисунке 4 показаны основные усовершенствования. К таким усовершенствованиям можно отнести: переход от поликремниевого затвора к металлическому (верхние картинки), переход к объемному транзистору с вертикальным каналом - средняя и нижние картинки, совершенствование планарной структуры - переход к объемному транзистору с высокой подвижностью носителей в канале (нижние картинки). Под картинками обозначены основные технологические узлы и годы внедрения соответствующей технологии, в том числе и прогнозируемые в соответствии с законом Мура.

рисунок 4 совершенствование технологий транзисторов

На правом рисунке на основе анализа существующих данных, а так же масштабирования, приведены графики развития по годам устройств на основе МДП транзисторов различными типами технологических усовершенствований. Как видно из графиков к 2015 - 2020 годам длина канала транзистора должна уменьшиться до 10 нм.

Как видно из графиков,

Правый график показывает существующее и прогнозируемое изменение тактовой частоты устройств, исподльзующих кремниевую М ДП технологию. Предполагается, что к 2022 году частота должна достигнуть 14. 3 ГГц.

На правом рисунке для различных типов устройств показано изменение со временем информационной емкости одного чипа в Ггбит. чип. Как видно из графика к 2020 году планируется достижение объема памяти на чипе близого к 1 терра биту. В решении этой задачи важную роль должны сыграть многоуровневые ячейки памяти.

Структура ЗУ

На рисунке 2.1 приведены основные сигналы управления типовым блоком памяти.

Рисунок 2.1-типовой блок памяти

Где: A – адресная шина, DI – шина входных данных, DO – шина выходных данных, RW – сигнал операции чтения (1) или записи (0), CS – (от англ. Chip Select) разрешение на работу данной схемы, или CE (от англ. Chip Enable). Обычно для ЗУ характерна определенная последовательность сигналов. Прежде всего подается адрес (A), чтобы последующие операции не коснулись какой либо другой ячейки, кроме выбранной. Затем разрешается работа микросхемы (CS) и подается строб чтения / записи (RW). Получив эти сигналы, ЗУ готовит данные для записи (DI) или чтения (DO). Функциональное быстродействие ЗУ характеризуется временем доступа.
За время доступа принимается интервал от появления управляющего сигнала на входе до появления информационного сигнала на выходе.
При задании сигналов важна не только их последовательность и длительность, но и взаимное положение сигналов друг относительно друга: время предустановки (время между фронтами двух сигналов), время удержания (время между началом одного сигнала и окончания второго), время сохранения (время между окончаниями обеих сигналов).
На рисунке 2.2 показана диаграмма, характеризующая основные циклы считывания и записи информации. Сплошная область на нижней линейке отмечает период, во время которого происходит непосредственный доступ к данным.

Рисунок 2.2 диаграмма цикла считывания данных

Функциональные возможности информационного блока характеризуются его максимально возможным объемом хранимой информации, выраженной в байтах (битах или словах ). Обычно считают, что бит хранится запоминающим элементом а слово запоминающей ячейкой. Запоминающая ячейка состоит из элементов, к которым возможно одновременное обращение, т.е. емкость запоминающей ячейки (длина слова) определяется разрядностью адресной шины.

Структура ЗУ

На рисунке 2.3 показана схема организации накопителя в матричной памяти (нижний уровень).

Рисунок 2.3 – схема организации накопителя в матричной памяти

Для схемы, характеризующей рассматриваемую структуру данных, число сигналов, необходимых для выборки слов равно N. При этом информационная емкость накопителя будет равна

V=N*L

Где: N- число слов

L- длина слова.
Следует отметить, что число сигналов выборки слов и соответственно линий весьма велико. Для их уменьшения используются декодеры рисунки 2.4.

Рисунок 2.4

Использование декодера позволяет сократить число сигналов выборки до величины K= log 2 N. При этом уменьшается общая длина линий. Показанные на рисунке 2.5 усилители (драйвера) обеспечивают амплитуду импульсов от минимального до максимального значений. При проектировании матрицы одна из подлежащих решению проблем заключается в выборе правильного отношения числа строк к числу столбцов ( Aspect Ratio ), т.е. правильной размерности матрицы.

Рисунок 2.5

Блочное построение ЗУ

С технологической точки зрения целесообразно большие накопители информации структурировать в виде отдельных блоков рисунок 2.6.

Рисунок 2.6- структура блочной ЗУ

Блочная организация позволяет уменьшить общую длину соединительных дорожек. Поскольку адресуется только один блок это позволяет так же сократить энергетические затраты. При правильной организации блочной структуры памяти и её адресации уменьшается время доступа к данным.
Как видно из рисунка 2.6 в дополнение к рассмотренным ранее линиям доступа к запоминающим ячейкам добавляются линии адресации блоков. Организация адресации блоков зависит от числа блоков, входящих в память и её назначения. В принципе адресация блоков может быть организована, так же как и адресация запоминающих ячеек, но на более высоком иерархическом уровне.

MOS NOR ROM

На рисунке3.1 показана реализация накопителя MOS NOR ROM памяти, предназначенной только для считывания. На рисунке 3.1 дана электрическая схема, на рисунке 3.2 показана топология соответствующей области чипа. Линии WL служат для выборки слов, они адресуются с помощью декодера. Линии BL для считывания записанных данных, которые через усилители поступают на шину данных. Усилитель сигнала в линии данных повышает надежность считывания. Как видно из рисунков, каждая из ячеек содержит один MOS транзистор.

Рисунок 3.1-электрическая схема MOS NOR ROM памяти

Рисунок 3.2 -Топология ячейки памяти

Запись информации осуществляется путем изменения порогового напряжения транзистора. Программирование матрицы осуществляется производителем микросхем, как правило, на заключительном технологическом этапе. Для программирования матрицы используется только один слой. Выключение транзисторов осуществляется путем имплантации примеси, повышающей пороговое напряжение.

Элемент памяти ROM

На рисунке 3.3 показана электрическая схема элемента памяти ROM, которая может быть использована для расчета быстродействия.

Далее приведен пример соответствующего расчета парметров ячейки. Вначале рассчитаем параметры линии выборки слов LW: сопротивления R (с учетом удельного сопротивления квадрата), ёмкости адресной линии Сwa, емкости затвора Cg (при заданных типовых параметрах):
Rw=7/2*10 Ом =35 Ом
Сwf=(7λ *2λ )(0.6)²*0.08+2λ (7λ *0.6)*0.043=0.65 fF
Cg=(4λ *2λ )(0.6)²1.76=5.1 fF

Рассчитаем паразитные параметры битовой линии.
Rb=(8.5/4)*0.07 Ом=0.15 Ом (пренебрежимо мало).
Cwb=(8.5λ *4λ )(0.6)²0.031+2(8.5*0.6)*0.044=).83 fF (емкость битовой линии)
Cdr=((3λ *4λ )(0.6)²0.3+2*3λ *0.6*0.8)*0.375+4λ *0.6*0.43 = 2.6 fF (емкость стока).

Рассчитаем задержку по адресной линии tw (англ word) для матрицы M=(512)²
tw=0.38(rw*Cw)M²=0.38(35 Ом*(0.65+5.1) fF)512²=20 нс

Ниже (слева) приведён пример расчета битовой линии. Справа приведены четыре различных способа борьбы с этой задержкой.

NAND ROM

На рисунке 3.4 показана реализация накопителя MOS NAND ROM памяти. На рисунке 3.5 дана электрическая схема, на правом рисунке показана топология соответствующей области чипа. Линии WL служат для выборки слов, линии BL для считывания записанных данных. Все линии WL находятся под высоким потенциалом, за исключением той линии, которая выбрана. В каждой из линий данных стоит усилитель сигнала, повышающий надежность считывания. Как видно из рисунка каждая из ячеек содержит один MOS транзистор. Использование этой схемы позволяет значительно сократить размеры запоминающего элемента за счет некоторого ухудшения его функциональных характеристик.

рисунок 3.4-электрическая схема MOS NAND ROM памяти

Рисунок 3.5 –топология MOS NAND ROM памяти

Расчет NAND ячейки

На нижнем рисунке показана схема замещения MOS NAND элемента памяти памяти. Справа приведен пример расчета паразитной емкости для WL.

Рисунок 3.8-электрическая организация ячейки памяти RAM на триггере

DRAM. Ячейка памяти DRAM

На рисунке 4.1 приведена структура DRAM.

Рисунок 4.1- архитектура DRAM

Сигнал CE служит для активации соответствующего чипа,

RAS - стробирующий сигнал,

CAS -генерирует управляющие сигналы.

Некоторые из этих сигналов дают разрешение на адресацию битов декодеру в в режиме мультиплексном режиме или режиме одновременного доступа. Мультиплексирование уменьшает количество электродов, однако за это приходится расплачиваться увеличением временем доступа. При мультиплексировании вначале адреса рядов и столбцов передаются в буфера. Затем декодер ряда выбирает линию одного слова из 2N линий слов. Выбранная линия слов активирует все 2N запоминающих ячейки в выбранном ряду, и 2N запоминающих ячейки создают пакет данных из 2N бит на o 2N битовых линиях данных. На терминалах битовых линий 2N усилителя тают и перезаписывают или просто записывают в соответствии с состоянием управляющего сигнала W. Из 2N битового пакета, декодер колонки выбирает один или несколько битов и эти данные передаются на выход буфера и на выход данных Q.

DRAM для хранения информации использует конденсатор, который входит в структуру ячейки. Элемент памяти является однотранзисторным и имеет значительно меньшую площадь по сравнению со SRAM. Каждая битовая линия должна иметь чувствительный усилитель, обеспечивающий надежное считывание информации.
При чтении информация разрушается, поэтому DRAM должно иметь устройство для её обновления

На рисунке 4.2 показана схема элемента DRAM и сигналы поступающие на линию адресации (WL) и линию данных (BL).

Δ V=V_BL-V_PRE= (V_BL-V_PRE)C_s/(C_s+C_PRE)

Δ V~250mV

Рисунок 4.2- электрическая схема ячейки DRAM

На рисунке 4.3 показаны сравнительные диаграммы, характеризующие управляющие импульсы для DRAM и SRAM.
Как видно из диаграмм управление DRAM сложнее чем SRAM. Поэтому схемы управления DRAM имеют более сложную структуру.

ФЛЭШ ПАМЯТЬ

Принцип работы

Флэш память относится к программируемой памяти с электрическим стиранием. Элементы флэш памяти так же как и элементы E²ROM используют транзисторы с плавающим затвором. При разработке Флэш основное внимание было уделено повышению информационной емкости схем, повышению их надежности, снижению стоимости. Именно обеспечение этих качеств определило массовое распространение этого вида, стимулировав развите целого ряда устройств нового типа (прежде всег мобильных). На нижне рисунке показан общий принцип записи и стирания информации в основном элементе Флэш памяти - транзисторе с плавающим затвором.

Рисунок справа демонстрирует способ записи информации путем подачи на управляющий затвор высокого напряжения, стимулирующего туннелирование на затвор электронов из канала. Для стирания информации направление электрического поля между затвором и каналомм изменяется на обратное и электроны с плавающего затвора переходят в область канала.

Нижние рисунки отображают основные емкости, которые характеризуют накопление заряда плавающим затвором, изменение потенциала плавающего затвора при накоплении заряда, ответствующее изменение характеристики исток-сток, измерение распределения заряда в канале.

ВВЕДЕНИЕ

Основные требования к устройствам памяти

оперативная память, работающая в режиме непосредственного обмена информацией с процессором;
регистровые ЗУ, входящие в состав процессора;
кэш-память, для хранения копии информации, используемой в текущих операциях обмена;
специализированные виды памяти, обеспечивающие решение задач с большими объемами обрабатываемой информации и жесткими лимитами на время этой обработки.

	Основные операционные рижимы	Запись-чтение, только чтение, программирование пользвателем
	Режимы хранения	Энергозависимый, энергонезависимый
	Режим доступа	Произвольный, последовательный, зависящий от содержания, смешанный
	Операции с ячейками памяти	Динамические, статические, фиксированные, программируемые
	Емкость памяти	Число бит или элементов памяти на чипе памяти
	Организация	(Число слов) х (Число бит в слове)
	Функционирование	Высокая скорость, низкая скорость, высокая надежность
	Толерантность к окружающией среде	Коммерческая, космос, радиация, военная, высокотемпературная
	Радиационная стойкость	Радиационно стойкие, радиационно не стойкие, толерантные
	Воздействие считывания	разрушающее информацию, не разрушающее информацию
	Архитектура	Линейная, иерархическая
	Логика	Бинарная, тернарная, кватернарная, другая
	Энергопитание	Стабилизированное, батарейное, фотоэлементы, другое
	Среда хранения информации	Полупроводники, диэлектрики, сегнетоэлектрики, магнетики
	Применение	Мэйнфрэйм, кэш, буфер, регистры, вспомогательное
	Взаимодействие с системой	Синхронное, асинхронное

Классификация основных полупроводниковых устройств памяти

Перезаписываемые устройства памяти	Энергонезависимые устройства памяти с электрической перезаписью	Архивные устройства памяти (только считывание)
С произвольной выборкой	Не имеющие произвольной выборки
SRAM	FIFO	EPROM	Масочные
DRAM	LIFO	E 2 PROM	Программируемые (PROM)
	Сдвиговый регистр	FLASH
	CAM

В настоящее время практически все устройства памяти изготавливаются по MOS технологии. На правом рисунке приведена диаграмма, характеризующая взаимоотношение устройств приведенных в таблице. К устройствам памяти, требующим питания (англ. Volatile) относятся RAM (от англ. Random Acess Memory)? которые делятся на статические SRAM (от англ. Static Random Acess Memory) и динамические DRAM (от англ. Dynamic Random Acess Memory). К энергонезависимой памяти относятся схемы, предназначенные преимущественно для считывания информации ROM (от англ. Read Only Memory). Сред них не программируемые пользователем ROM и программируемые электрически EPROM (от англ. Electric programe ROM). Этот тип памяти не допускает перепрограммрования путем стирания информации, что возможно в памяти допускающей стирание информации электрическим путем - EEPROM (от англ. Electic Erase Programe ROM). Этот тип памяти допускает побитовую запись и стирание, в отличие от Flash памяти, которая допускает программирование и стирание только отдельными блоками. Flash в переводе с английского означает кадр, вспышка.

12 3 4 Следующая ⇒

Последнее изменение этой страницы: 2017-05-11; Просмотров: 1430; Нарушение авторского права страницы