Синтез схемы сумматора в заданном логическом базисе

Материал по синтезу комбинационной схемы сумматора в заданном логическом базисе (И-НЕ/И-НЕ) представлен ниже (для наглядности он ограничен рамкой). Именно в таком виде он будет введён в окно Description Box Editor после открытия файла моделирования в программе Multisim.

Рис. SM- 2. Схема полусумматора HS в базисе И-НЕ/И-НЕ.

           Построим одноразрядный сумматор SM, используя два полусумматора. На рис. SM-3 приведена таблица истинности SM. Поскольку полусумматор в качестве основной операции использует операцию сложения по mod2, то и логические уравнения для выходов SM должны быть выражены с использованием этой операции.

,         (4)

.     (5)

Рис. SM- 3. Таблица истинности одноразрядного SM и уравнения его работы.

Схема сумматора SM по уравнениям (4) и (5) представлена на рис SM-4.

Рис. SM- 4. Схема одноразрядного сумматора на основе полусумматора.

  Многоразрядный сумматор с последовательным переносом.

На рис. SM-5 представлена схема многоразрядного сумматора с последовательным переносом для реализации

S=A+B, где

.

Рис. SM -5. Схема 4-битного сумматора на основе использования одноразрядных сумматоров

Время сложения в нём определится распространением переноса от самого младшего разряда к самому старшему (наихудший случай). Чем больше разрядность n сумматора, тем больше время суммирования. Это существенный недостаток, поэтому такая схема применяется при n ≤ 4

б) ai bi Si Ci+1 0 0 0 0 0 1 1 0 1 0 1 0 1 1             0P   Сумматоры (окно Description Box Editor) Сумматоры предназначены для сложения многоразрядных слов. По виду организации межразрядных связей они делятся на схемы последовательного и параллельного типа. Как те, так и другие сумматоры строятся на основе одноразрядных сумматоров.   Синтез одноразрядного сумматора Одноразрядные сумматор имеет три входа (два - одноимённые разряды слагаемых и перенос из предыдущего разряда) и два выхода (сумма и перенос в следующий разряд). В свою очередь одноразрядные сумматоры строятся на основе полусумматора (см. рис. SM-1). а)       Рис. SM-1. Условное обозначение полусумматора (а) и таблица истинности его работы (б). Уравнения, описывающие работу полусумматора: , (1) .                         (2) Представим уравнение (1) в формате И-НЕ/И-НЕ для построения КС         (3)

Понятие об иерархическом проектировании электронных схем.

Создание подсхем.

Все современные программы моделирования электронных схем поддерживают иерархическое проектирования, основная идея которого состоит в том, что целый фрагмент схемы можно поместить в «чёрный ящик», отобразив его в виде специфического УГО с соответствующими входами и выходами. Использование таких УГО для повторяющихся фрагментов схемы моделирования, значительно упрощает не только её набор (ввод), но и позволяет схему структурировать до уровня описания, принятого в учебных пособиях. В программе моделирования Multisim 10.1 такие «чёрные ящики» реализуются как в виде иерархических блоков, так и подсхем. Создание иерархического блока, в отличие от подсхемы, оформляется в виде автономного файла, поэтому иерархические блоки могут использоваться только в составе проекта, включающего некоторую совокупность файлов моделирования. Пример разработки проекта моделирования цифровой схемы будет рассмотрено в заключительной части данной рукописи.

Подсхема не требует «файлового» оформления и может использоваться как составная часть обычного файла моделирования. Как иерархический блок, так и подсхема могут создаваться как «сверху - вниз» (сначала создаём УГО блока или подсхемы, а затем его (её) схему замещения), так и «снизу - вверх» (создаётся схема замещения, которая далее оформляется как иерархический блок или подсхема). Чтобы продемонстрировать оба способа примем следующий порядок действий. Подсхему полусумматора (рис. sm-2) создадим способом «сверху – вниз», а схему сумматора (рис. sm-4) на основе использования полусумматора (т.е. подсхемы полусумматора) – «снизу – верх».

⇐ Предыдущая45678910111213Следующая ⇒

Поделиться: