Классификация интегральных схем.

Элементную базу цифровых устройств (ЦУ-цифровой узел) составляют интегральные схемы (ИС-интегральная схема). Со времени их изобретения (США, 1959 г.). ИС постоянно совершенствуются и усложняются. Характеристикой сложности ИС является уровень интеграции, оцениваемый либо числом базовых логических элементов, либо числом транзисторов, которые могут быть реализованы на кристалле.

Различия в уровне интеграции делят ИС на несколько категорий: МИС, СИС, БИС, СБИС (соответственно малые, средние, большие и сверхбольшие ИС). Практическое использование находят все категории.

МИС реализуют простейшие логические преобразования и обладают универсальностью – даже с помощью одного типа логического элемента (например, И – НЕ) можно построить любое ЦУ (цифровой узел). В виде СИС выпускаются в готовом виде такие схемы, как малоразрядные регистры, счетчики, дешифраторы, сумматоры и т.п. Номенклатура СИС должна быть более широкой и разнообразной, так как их универсальность снижается. В развитых сериях стандартных ИС насчитываются сотни типов СИС.

С появлением БИС и СБИС схемы с тысячами и даже миллионами логиче­ских элементов стали размещаться на одном кристалле. При этом проблема снижения универсальности для ИС с жесткой структурой обострилась бы чрезвычайно — пришлось бы производить огромное число типов ИС при снижении объема производства каждого из типов, что непомерно увеличило бы их стоимость, так как высокие затраты на проектирование БИС/СБИС относились бы к небольшому объему их выпуска.

Выход из возникшего противоречия был найден на пути переноса специали­зации микросхем в область программирования. Появились микропроцессоры и БИС/СБИС с программируемой структурой.

Микропроцессор способен выполнять команды, входящие в его систему ко­манд. Меняя последовательность команд (программу), можно решать раз­личные задачи на одном и том же микропроцессоре. Иначе говоря, в этом случае структура аппаратных средств не связана с характером решаемой за­дачи. Это обеспечивает микропроцессорам массовое производство с соот­ветствующим снижением стоимости.

В виде БИС/СБИС с программируемой структурой потребителю предлагает­ся кристалл, содержащий множество логических блоков, межсоединения для которых назначает сам системотехник. Промышленность получает возмож­ность производить кристаллы массовым тиражом, не адресуясь к отдельным потребителям. Системотехник сам программирует структуру ИС соответст­венно своему проекту. Разработан целый спектр методов программирования связей между блоками и элементами кристалла.

Два указанных метода имеют большие различия. Микропроцессоры реализуют последовательную обработку информации, выполняя большое число отдель­ных действий, соответствующих командам, что может не обеспечить требуе­мого быстродействия. В БИС/СБИС с программируемой структурой обработ­ка информации происходит без разбиения этого процесса на последовательно выполняемые элементарные действия. Задача решается " целиком”, ее характер определяет структуру устройства. Преобразование данных происходит одно­временно во многих частях устройства. Сложность устройства зависит от сложности решаемой задачи, чего нет в микропроцессорных системах, где сложность задачи влияет лишь на программу, а не на аппаратные средства ее выполнения. [9]

Двоичные дешифраторы

Дешифратором (ДС) называют комбинационное логическое устройство, преобразующее двоичный n – разрядный код числа, поступающего на его входы, в сигнал только на одном из выходов. ДС имеет n входов, причем на каждый из входов поступает определенный разряд дешифрируемого кода. Число выходов ДС равно количеству возможных кодовых комбинаций, т.е . Каждой кодовой комбинации соответствует сигнал I, появляющийся на определенном выходе ДС, на остальных выходах при этом вырабатывается сигнал 0. В схемах ДС с инверсными выходами при поступлении на входы определенного кода на соответствующем выходе вырабатывается сигнал 0, а на остальных выходах – сигнал I.

Выходы n – разрядного ДС  могут быть описаны конституентами единицы n – переменных:

..................

Дешифратор трехразрядного кода функционирует в соответствии с таблицей истинности.             

Таблица 4.2.1

0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

 

Очевидно, что каждый вход ДС описывается «своей» конституантой единицы.

Рисунок 2.

       

,       

       

,        

Схемная реализация ДС достаточно проста. В соответствии с уравнениями (3.1) каждый из сигналов  может быть выработан схемой И, на входы которой подается соответствующий набор переменных  При этом ДС в целом представляет собой совокупность  конъюнкторов.

На рис 4.2.1 в качестве примера приведена схема трехразрядного ДС, выполненного на элементах «И» и имеющего парафазные входы (входы для прямых и инверсных значений разрядов). Кроме информационных входов ДС обычно имеет один или два входа разрешения работы, обозначаемых как EN (Enable). При наличии разрешения по этому входу EN=1, ДС работает обычным способом, а при отсутствии (EN=0), ДС пассивны. Например, запись выходного сигнала ДС на нулевом наборе

. Условное графическое изображение этого ДС приведен на рис 4.2.2 инверсные входы не отмечены.

Рисунок 4.2.1

Характерной особенностью рассмотренной схемы ДС является то, что каждая функция  реализуется на отдельном конъюнкторе и, следовательно, для дешифрации n – разрядного кода по такой схеме потребуется n – в ходовые логические элементы. ДС, построенные по такому принципу, называются линейными или матричными.

Промышленность выпускает логические элементы с ограниченным числом входов, поэтому линейные схемы могут дешифрировать коды ограниченной разрядности. Для дешифрации кодов, разрядность которых превышает число входов базовых логических элементов, используют другие схемные решения ДС, а именно: пирамидальные и ступенчатые(прямоугольные) ДС.

Рисунок 4.2.2

Пирамидальные – ДС вне зависимости от разрядности дешифрируемого кода строятся на двухвходовых логических элементах. Схема пирамидального ДС состоит из нескольких уровней. В первом уровне вырабатываются конъюнкции двух младших переменных. В следующем уровне каждая конъюнкция умножается на третью переменную или ее инверсию и т.д., от уровня к уровню, до получения конституант требуемой разрядности.

На рис 4.2.3 приведена схема пирамидального ДС трехразрядного двоичного кода.

Рисунок 4.2.3

Возможность построения схемы на логических элементах, имеющих ограниченное число входов, является достоинством пирамидальной схемы. Однако по быстродействию пирамидальные ДС уступают линейным. Время задержки распространения сигнала от входа до выхода в пирамидальной схеме в m-1 раз больше, чем в линейной схеме той же разрядности (m – число уровней в схеме ДС).

Многоступенчатые

Малоразрядность стандартных дешифраторов ставит вопрос о наращивании их разрядности. Из малоразрядных дешифраторов можно построить схему, эквивалентную дешифратору большей разрядности. Для этого входное слово делится на поля. Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для получения сигналов разрешения работы одного из дешифраторов, декодирующих поле младших разрядов.

В качестве примера на рис 4.2.4 приведена схема дешифрации пятиразрядного двоичного кода с помощью дешифраторов «3 – 8 » и «2 – 4 ». Для получения нужных 32 выходов составляется столбец из четырех дешифраторов «3 – 8 ». Дешифратор «2 – 4 » принимает два старших разряда входного кода. Возбужденный единичный выход этого дешифратора отпирает один из дешифраторов столбца по его входу разрешения EN. Выбранный дешифратор столбца расшифровывает три младших разряда входного слова.  

Рисунок 4.2.4 Схема наращивания размерности двоичного дешифратора.

Каждому входному слову соответствует возбуждение только одного выхода. Например, при дешифрации слова  на входе дешифратора первого яруса имеется код 11, возбуждающий его выход например три (показано крестиком), что разрешает работу DC4. На входе DC4 действует код 001, поэтому единица появится на его первом выходе, т.е. на 25 выходе схемы в целом, что и требуется.

Общее разрешение или запрещение работы схемы осуществляется по входу EN дешифратора первого яруса.

Дешифраторы совместно со схемами ИЛИ можно использовать для воспроизведения произвольных логических функций. Действительно, на выходах дешифратора вырабатываются все конъюнктивные термы (конституенты единицы ), которые только можно составить из данного числа аргументов. Логическая функция в СНДФ есть дизъюнкция некоторого числа таких термов. Собирая нужные термы по схеме ИЛИ, можно получить любую функцию данного числа аргументов.

На рис. 4.2.5 в качестве примера показана схема выработки двух функций  Такое решение может быть целесообразным при необходимости выработки нескольких функций одних и тех же аргументов. В этом случае для выработки дополнительной функции добавляется только один дизъюнктор. Заметим, что для проверки правильности схемы рис. 4.2.5 удобно перевести функции  в СДНФ.

Рисунок 4.2.5 Схема воспроизведения произвольных логических функций с помощью дешифратора и дизъюнкторов.

Двоичный шифратор.

Обозначение CD (coder) – выполняет функции обратные DC, то есть при появлении единицы на одном из его входов на выходе появляется соответствующий двоичный код следовательно если CD имеет  – входов, то CD имеет n выходов двоичного кода.

Как и у DC средней серии интеграции существует готовые CD с разрядностью 2 – 1, 4 – 2, 8 – 3, 16 – 4.

Рисунок 4.3.1

 

В качестве примера рассмотрим подход к построении CD на восемь входов.

Входы	Выходы
	0	0	0
	0	0	1
	0	1	0
	0	1	1
	1	0	0
	1	0	1
	1	1	0
	1	1	1

 

На основании таблицы можно записать выражения для каждого из выходов.

.

Из полученных выражений видно, что каждый из выходов в базисе Буля можно реализовать на дизъюнкторе.

Рисунок 4.3.2

4.4.Мультиплексоры и демультиплексоры

Мультиплексоры осуществляют подключение одного из входных каналов к вы­ходному под управлением управляющего (адресующего) слова. Разрядности ка­налов могут быть различными, мультиплексоры для коммутации многораз­рядных слов составляются из одноразрядных.

Рисунок 4.4.1

Входы мультиплексора делятся на две группы: информационные и адресую­щие. Работу мультиплексора можно упрощенно представить с помощью многопозиционного ключа. Для одноразрядного мультиплексора это пред­ставлено на рис. 4.4.1, а. Адресующий код А задает переключателю определен­ное положение, соединяя с выходом F один из информационных входов .

При нулевом адресующем коде переключатель занимает верхнее положение Хо, с увеличением кода на единицу переходит в соседнее положение и т. д.

Работа мультиплексора описывается соотношением

которое иногда называется мультиплексной формулой. При любом значении адресующего кода все слагаемые, кроме одного, равны нулю. Ненулевое слагаемое равно , где i — значение текущего адресного кода.

Схемотехнически мультиплексор реализует электронную версию показан­ного переключателя, имея, в отличие от него, только одностороннюю пере­дачу данных. На рис. 2.9, б показан мультиплексор с четырьмя информаци­онными входами, двумя адресными входами и входом разрешения работы. При отсутствии разрешения работы (Е = 0) выход F становится нулевым независимо от информационных и адресных сигналов.

В стандартных сериях размерность мультиплексоров не более 16x1.

Наращивание размерности

Наращивание размерности мультиплексоров возможно с помощью пирамидаль­ной структуры из нескольких мультиплексоров. При этом первый ярус схемы представляет собою столбец, содержащий столько мультиплексоров, сколько не­обходимо для получения нужного числа информационных входов. Все мульти­плексоры столбца адресуются одним и тем же кодом, составленным из соответ­ствующего числа младших разрядов общего адресного кода (если число инфор­мационных входов схемы равно , то общее число адресных разрядов равно п, младшее поле адресного кода используется для адресации мультиплексоров первого яруса). Старшие разряды адресного кода, число которых равно n - , используются во втором ярусе, мультиплексор которого обеспечивает поочеред­ную работу мультиплексоров первого яруса на общий выходной канал.

Много ступенчатая схема, выполняющая функции мультиплексора " 32-1" и по­строенная на мультиплексорах меньшей размерности, показана на рис. 4.4.2 (сокращение МUХ от английского МUltiр1еХеr).

Демультиплексоры выполняют операцию, обратную операции мультиплексоров — передают данные из одного входного канала в один из нескольких каналов- приемников. Многоразрядные демультиплексоры составляются из несколь­ких одноразрядных. Условное обозначение демультиплексоров на примере размерности " 1—4" показано на рис. 4.4.3.

Нетрудно заметить, что дешифратор со входом разрешения работы будет рабо­тать в режиме демультиплексора, если на вход разрешения подавать информа­ционный сигнал. Действительно, при единичном значении этого сигнала адре­сация дешифратора (подача адресного кода на его входы) приведет к возбужде­нию соответствующего выхода, при нулевом — нет. А это и соответствует пере­даче информационного сигнала в адресованный выходной канал.

В связи с указанным, в сериях элементов отдельные демультиплексоры могут отсутствовать, а дешифратор со входом разрешения часто называется дешифратором – демульиплексором.

Рисунок 4.4.2 Схема наращивания мультиплексоров.

Рисунок 4.4.3 Условное обозначение дешифратора – демультиплексора.

⇐ Предыдущая1234567Следующая ⇒

Поделиться: