Алгоритмы записи произвольной функции, заданной в таблице в виде с помощью элементарных функций.

4) Упрощение полученного выражения.

Из таблицы истинности выбираются те строки, значение функций в которых равны истине. Остальные строки игнорируются.

2) Для каждой выбранной строки строится терм (объединение с помощью логического умножения).

3) Если в таблице истинности входная переменная представлена нулем, то в состав терма она входит с инверсией. Все полученные термы объединяются с помощью логического сложения.

Правила построения УГО (условно-графическое обозначение)

При построении элементов используется понятие модуля. Модуль - это min расстояние между соседними элементами изображения.

Слева изображаются входы, а справа - выходы. Поворот элементов не допускается. Полка - дополнительное поле шириной в 1 модуль. Служит для указания в нем функции входа или выхода. m=5-8 линий

Рядом с выходом УГО на схемах указывается номер вывода микросхемы.

Способы задания логических переменных

Как правило, логическая переменная, принимающая значение истина, задается высоким уровнем напряжения. Конкретный диапазон напряжений зависит от технологии изготовления интегральных микросхем. Для ТТЛ: 2.4B + 0.45B. Ложь кодируется нижним напряжением: - 1B + 0.45B

Если микросхемы имеют инверсные входы, принято говорить, что входные сигналы у нас также инверсные.

Способы формирования напряжений, соответствующих логическим уравнениям.

Значение R₂, как правило, для микросхем не нормируется, но выдвигаются ограничения на сопротивление R₁. Для технологии ТТЛ - это 1кОм. Если сопротивление будет слишком мало, мы можем повредить интегральную схему. Если сопротивление слишком велико, то мы можем подвергнуться действию помех.

Варианты конструктивного исполнения интегральных микросхем.

К1533ЛА3 2И-НЕ

Позицию первого контакта отмечает ключ (на рисунке-точка). Седьмая и 14-ая ножки для нормальной работы микросхемы должны быть подключены: 7-ая к общему проводу, 14-ая а +5В.

Полусумматор - это устройство, предназначенное для осуществления операции арифметического сложения двух одноразрядных чисел.

Полный сумматор.

- это устройство, предназначенное для арифметического одноразрядных чисел с учетом переноса из младшего разряда.сложения двух

Параллельные, многоразрядные сумматоры.

Предназначены для сложения двух или более многоразрядных чисел. Структура параллельного трехразрядного сумматора.

Существует 2 типа электронных схем:

1) комбинационные схемы - это схемы, состояние выходов которых в каждый момент времени зависит только от состояния входов. Однако у каждого элемента комбинационной схемы существует определенное время задержки срабатывания, обусловленное неидеальностью технологии изготовления, температурным влиянием.

Если T- задержка сложения в одном блоке ПС или у, то результат сложения п-

разрядных чисел будет получен за время п *т.

2) Схемы с памятью - это схемы, выходы которых зависят как от значения

сигналов на входах, так и от значения в предыдущий момент времени. Для схем с памятью используется тактовая частота или последовательность импульсов.

Импульс- последовательное изменение значения логической переменной (напряжения ей соответствующего) в инверсное значение и обратно. Положительный импульс.

Элемент памяти D-триггер.

Предназначен для хранения одноразрядного числа и имеет следующие входы:

1) вход данных, информация с которого будет запоминаться в триггере в момент
прохода активного сигнала на вход2

2) вход управления
Триггер имеет 2 выхода:

1) прямой

2) инверсный, на который выводится значение, записанное в триггер.

Параллельный многоразрядный вычитатель, работающий в обратном коде.

(Входные операнды даны в прямом коде)

Для n-разрядных чисел результат вычитания получиться за время (n +1) * т — это для min.А для max — 2пт

Использование элемента «исключающее или» в качестве управляющего инвертора. Линия Ctrl определяет функцию, которая выполняет это устройство. Если Ctrl=0, то сложение, если Ctrl=1,

Параллельный сумматор

Используется для сложения 2 чисел, представленных в последовательном коде.

1) min аппаратные затраты

2) при увеличении разрядности чисел не требуется усиление аппаратуры.

Недостаток:

Время операции над числами в последовательном коде значительно выше, чем над числами в параллельном коде.

Сдвиговый регистр.

- это многоразрядное устройство, предназначенное для преобразования параллельного кода в последовательный.

Число в параллельном входе подается на входы D0, Dn. После чего на вход записи W подается импульс, после чего число запоминается во внутренних триггерах регистра. На выход D0 передается как правило либо младший, либо старший бит числа. С приходом импульса на вход S заполненное в регистре число сдвигается на 1 разряд вправо или влево. После чего на выход D0 передается измененное значение бита.

Последовательный сумматор.

- предназначается для осуществления операций сложения чисел в последовательном коде.

1) В сдвиговые регистры операндов (те числа, под которыми выполняются действия) заносятся значения операндов.

2) Сумматор выполняет сложение двух младших разрядов и выдает значение суммы на вход сдвигового регистра, а значение переноса на вход D-триггера.

3) Подается импульс сдвига. Выходной сдвиговый регистр запоминает бит суммы, D-триггер запоминает бмт переноса, входные сдвиговые регистры сдвигаются на 1 разряд вправо.

4) Повторяем шаги со 2 по 3 для всех разрядов числа.

Способы умножения

1) Метод многократного сложения

Преимущества: простота схемной реализации Недостаток: медленная скорость выполнения операций

2) Табличный

Основан на записи в память специальной таблицы умножения Преимущества: высокая скорость

Недостаток: применим только для чисел небольшой разрядности.

3) Метод сложения и сдвигов. (умножение столбиком)

Широко используется в микропроцессорной технике. Обладают оптимальным соотношением скорости и аппаратных затрат.

4) Модульное умножение.

Метод основан на использовании представления числа в виде степенного

i=0 j=0

ряда.

и-1 и-1

Операция суммирования и умножения на степень числа 2 осуществляется специальным параллельным сумматором, который также может быть реализован в виде комбинационной схемы.

Модульное умножение может быть осуществлено над числами в параллельном коде и над числами в последовательном коде. Преимущество: высокая скорость. Недостаток: существенная сложность.

Структура умножителя, использующего метод многократного сложения.

1 шаг. В регистры множимого и множителя заносятся операнды.

2 шаг. Значение регистра множителя переносится в декрементирующий счетчик и регистр множителя обнуляется.

3 шаг. Значение счетчика уменьшается на единицу (декрементируется). Значение регистра множителя увеличивается на значение регистра множимого.

4 шаг. Повторяем шаг 3 пока значение счетчика не будет = 0. результат располагается в регистре множителя.

! При уменьшении 2 чисел с разрядностью n и m, разрядность результата будет п+т.(для всех способов)!

Счетчик.

- это устройство, предназначенное для подсчета импульсов, а также выполняющее инкремент или декремент чисел.

Универсальный счетчик.

Входы D0-D3 используются для записи чисел во внутренние триггеры счетчика в момент прихода сигнала записи W.

Заполненные значения передаются на выходы D0-D3. Если сигнал придет на вход +1, заполненное в счетчике значение будет увеличено на 1 (входные сигналы D0-D3 в этот момент игнорируются).

При подаче сигнала на вход -1 значение сигнала декрементируется. Если в процессе увеличения числа возникает перенос из старшего разряда, он выдается на выход P.

Выход P может быть использован для построения счетчиков любой разрядности с помощью их каскадирования.

Табличный умножитель

Основной элемент - ПЗУ

ПЗУ организованно как столбец данных (вектор данных, каждый элемент которой имеет уникальный адрес.) ПЗУ характеризуется:

1) Разрядностью слов

2) Объем микросхем памяти

a) количеством слов

b) разрядностью шины адреса. с) количеством бит информации.

AO...Am - входные данные - предназначены для подачи в адрес ячейки.

Вход R предназначен для выдачи данных на выход микросхемы.

DO...Dm - выход информации. 2ⁿ (m +1)- емкость микросхемы в битах Ядром табличного умножителя является схема ПЗУ

⇐ Предыдущая 2 3 4 5 678 9 10 11 Следующая ⇒