Раздел 4. Запоминающие устройства.

Тема4.1. Основные структуры адресных запоминающих устройств.

Тип используемых запоминающих элементов определенным образом влияет на структуру памяти, в результате чего существует большое разнообразие структур ЗУ.

Совокупность определенным образом соединенных запоминающих элементов (ЗЭ) образует запоминающую матрицу (массив) ЗМ, где каждый запоминающий элемент хранит бит информации.

Запоминающий элемент должен реализовывать следующие режимы работы:

1) хранение состояния;

2) выдача сигнала состояния (считывание);

3) запись 0 или 1.

К запоминающим элементам должны поступать управляющие сигналы для задания режима работы, а также информационный сигнал при записи. При считывании запоминающий элемент должен выдавать сигнал о своем состоянии.

Запоминающий массив имеет систему адресных и разрядных линий (проводников). Адресные линии используются для выделения по адресу совокупности запоминающих элементов, которым устанавливается режим считывания или записи. Выделение отдельных разрядов осуществляется разрядными линиями, по которым передается записываемая или считываемая информация.

Запоминающие устройства строятся из специальных запоминающих элементов, для которых характерно использование троичных сигналов и совмещение линий входных и выходных сигналов.

Адресные и разрядные линии носят общее название линий выборки. В зависимости от числа таких линий, соединенных с одним запоминающим элементом различают двух-, трехкоординатные ЗУ и т.д., называемые соответственно 2D, 3D и т.д.

Запоминающие устройства типа 2D

Организация ЗУ типа 2D обеспечивает двух координатную выборку каждого запоминающего элемента. Основу ЗУ составляет плоская матрица из запоминающих элементов, сгруппированых в 5k ячеек по n разрядов. Обращение к ячейке задается k-разрядным адресом, выделение разрядов производится разрядными линиями записи и считывания.

Адрес ячейки i поступает на схему адресного формирователя АдрФ, управляемого сигналами " Чтение" и " Запись". Основу адресного формирователя составляет дешифратор с 5k выходами, который при поступлении на его входы адреса формирует сигнал для выборки линии i. При этом под действием сигнала " Чтение" формируется сигнал, настраивающий запоминающий элемент на выдачу сигнала состояния, а под действием сигнала " Запись" - соответственно на запись.

Выделение разряда j в i-ом слове производится второй координатной линией. При записи по линии j от усилителя записи поступает сигнал, устанавливающий выбранный для записи элемент в 0 или 1. При считывании на усилитель считывания по линии j поступает сигнал о состоянии элемента.

Используемые запоминающие элементы должны допускать объединение выходов для работы на общую линию с передачей сигналов только от выбранного элемента.

Каждая адресная линия передает три значения сигнала:

1) выборка при записи,

2) выборка при считывании,

3) отсутствие выборки.

Каждая разрядная линия записи передает в запоминающий элемент записываемый бит информации, а разрядная линия считывания считываемый бит информации. Линии записи и считывания могут быть объединены в одну при использовании элементов, допускающих объединение выхода со входом записи. Совмещение функций записи и считывания на разрядной линии широко используется в современных полупроводниковых ЗУ.

Запоминающие устройства типа 2D являются быстродействующими и достаточно удобными для реализации. Однако они неэкономичны по объему оборудования из-за наличия дешифратора с большим числом выходов. Поэтому структура 2D применяется только в ЗУ небольшой емкости.

Запоминающие устройства типа 3D

Некоторые запоминающие элементы имеют не один, а два входа выборк. Чтобы выполнялась операция выборки, требуется наличие сигнала выборки на обеих входах. Использование таких элементов позволяет строить ЗУ с трехкоординатным выделением ячеек.

Запоминающий массив ЗУ типа 3D представляет собой пространственную матрицу, составленную из n плоских матриц, представляющих собой запоминающий массив для отдельных разрядов ячеек памяти. Запоминающие элементы для разряда сгруппированы в квадратную матрицу.

Для адресной выборки запоминающего элемента выдается две его координаты в массиве. Код ячейки памяти разделяется на старшую и младшую части, каждая из которых поступает на свой адресный формирователь. Адресные формирователи выдают код в соответствующие адресные линии. В результате в массиве оказывается выбранным элемент, находящийся на пересечении двух адресных линий. Адресные формирователи управляются сигналами " Чтение" и " Запись" и в зависимости от них выдают сигналы выборки для считывания или для записи. При считывании сигнал о состоянии выбранного элемента поступает по линии считывания в усилитель. При записи в запоминающий элемент будет занесена информация, поступившая с соответствующего усилителя записи.

Для полупроводниковых ЗУ характерно объединение в одну линию разрядных линий записи и считывания.

Запоминающие устройства типа 3D более экономичны, чем ЗУ 2D.

Однако элементы с тремя входами, используемыми при записи не всегда удается реализовать.

Запоминающие устройства типа 2, 5D

В ЗУ этого типа при считывании состояния приложение элемента в запоминающем массиве определяется тремя координатами (две координаты для выборки и одна для выходного сигнала), а при записи в запоминающий элемент - двумя координатами. Считывание при этом осуществляется так же, как в ЗУ типа 3D, а запись сходна с записью в ЗУ типа 2D.

Запоминающий массив ЗУ типа 2, 5D можно рассматривать какгруппу запоминающих массивов - по одному для каждого разряда памяти. Код адреса ячейки, как и в ЗУ типа 3D, разделяется на две части (i' и i" ), каждая из которых отдельно дешифрируется.

Адресный формирователь АдрФ выдает сигнал выборки на линию i'.

Разрядно-адресный формирователь j-го разряда РАдрФj выдает сигнал на линию i". При считывании оба сигнала, являющиеся сигналами выборки для считывания, опрашивают запоминающий элемент, выходной сигнал которого поступает на усилитель считывания разряда j.

При записи адресный формирователь АдрФ выдает сигнал выборки для записи, а разрядно-адресный формирователь j-го разряда РАдрФj выдает по линии i" сигнал записи 0 или 1 в зависимости от назначения входного информационного сигнала j-го разряда ВхИнФj.

На остальных линиях разрядно-адресного формирователя устанавливается сигнал " Хранение", и поэтому изменяется состояние только элемента, лежащего на пересечении линий i' и i".

Из запоминающих массивов отдельных разрядов формируется запоминающий массив всего ЗУ.

Недостатком ЗУ типа 2, 5D является то, что сигналы на линиях разрядно-адресного формирователя должны иметь 4 значения: чтения, запись 0, запись 1 и хранение. Для запоминающих элементов с разрушающим считыванием сигналы " Чтение" и " Запись 0" совпадают, и потребуется лишь три значения сигнала. В связи с этим ЗУ типа 2, 5D используются лишь для запоминающих элементов с разрушающим считыванием.

Запоминающие устройства типа 2D-M

Для построения современных полупроводниковых ЗУ из элементов с неразрушающим считыванием используется структура 2D-M с двухкоординатным выделением элементов и мультиплексированием выходных сигналов при считывании.

Запоминающие элементы таких ЗУ имеют два входа и один выход.

При наличии сигнала " Хранение" хотя бы на одном из входов элемент при записи находится в режиме хранения. Сигнал " Чтение" опрашивает состояние элемента. Сигналы " Запись" и " Запись 0" устанавливают элемент в состояние 0, а " Запись" и " Запись 1" - в состояние 1.

Выход запоминающего элемента объединяется со входом записи.

Код адреса i-й ячейки разделяется на две части (i' и i" ), одна из которых поступает на адресный формирователь АдрФ, а другая - на разрядно-адресный коммутатор РАдрК. Пока на адресный формирователь и коммутатор не приходит сигнал обращения к памяти, на их выходных линиях устанавливаются сигналы " Хранение". При наличии сигнала обращения выполняется считывание или запись в зависимости от значения сигнала " Чтение/Запись".

При считывании адресный формирователь по линии i' выдает сигнал выборки для считывания, по которому со всех запоминающих элементов линии i' сигналы их состояний поступают на коммутатор.

Коммутатор РАдрК мультиплексирует эти сигналы и передает на выход ИнфВых сигнал с линии i".

При записи адресный формирователь выдает по линии i' сигнал выборки для записи. Коммутатор в зависимости от значения ИнфВх выдает сигнал записи 0 или 1 в линию i" и сигналы хранения в остальные линии. В результате запись производится только в элемент, лежащий на пересечении линий i' и i".

Структура 2D-M наиболее удобна для построения полупроводниковых ЗУ и широко применяется в настоящее время для построения ОЗУ и ПЗУ большой емкости.

Тема4.2. Статические и динамические ОЗУ

Микросхемы ОЗУ по типу элементов памяти разделяют на статические и динамические. В микросхемах статических ОЗУ в качестве элементов памяти применены статические триггеры на биполярных или МДП-транзисторах. Как известно, статический триггер способен при наличии напряжения питания сохранять свое состояние неограниченное время. Число состояний, в которых может находиться триггер, равно двум, что и позволяет использовать его для хранения двоичной единицы информации.

В микросхемах динамических ОЗУ элементы памяти выполнены на основе электрических конденсаторов, сформированных внутри полупроводникового кристалла. Для обеспечения сохранности информации необходимо периодическое восстановление (регенерация) заряда конденсатора, поскольку из-за токов утечки запоминающий конденсатор может разряжаться. Это осуществляется с помощью периодических циклов регенерации, во время которых информация из элементов памяти считывается и вновь записывается обратно. Периодичность восстановления информации в элементах памяти называется периодом регенерации. Период регенерации Трег резко уменьшается с увеличением температуры окружающей среды, однако для большинства серийно выпускаемых микросхем при наихудших условиях окружающей среды максимальное значение периода регенерации не менее 2 мс. Длительность циклов регенерации обычно равна длительности циклов считывания или записи информации, но для полной регенерации информации в микросхеме необходимо несколько сотен таких циклов.

Микросхемы динамических ОЗУ отличаются от микросхем статических ОЗУ большей информационной емкостью, что обусловлено меньшим числом компонентов в одном элементе памяти, и, следовательно, более плотным их размещением в полупроводниковом кристалле. Однако динамические ОЗУ сложнее в применении, поскольку нуждаются в организации принудительной регенерации, в дополнительном оборудовании и более сложных устройствах управления.

Серийные микросхемы динамических ОЗУ в настоящее время имеют емкость 1, 4 или 16 Мбит и применяются для создания основного ОЗУ ЭВМ. В ближайшее десятилетие планируется освоение серийного производства микросхем емкостью 256 Мбит.

Емкость микросхем статических ОЗУ не превышает 256 Кбит. Они применяются для создания сверхоперативной памяти ЭВМ, а также в устройствах автоматики, микроконтроллерах и т.п.

С точки зрения разработчика электронной аппаратуры тип ОЗУ гораздо важнее его внутренней организации, так как использование динамических ОЗУ значительно усложняет как схему разрабатываемого устройства, так и моделирование его работы в процессе разработки.

Регенерация требует как правило прерывания работы процессора и поглощает заметную часть процессорного времени (5 - 10%), что крайне не желательно в системах реального времени.

Тема4.3. Постоянные и репрограммируемые запоминающие устройства.

Постоянные запоминающие устройства в рабочем режиме ЭВМ допускают только считывание хранимой информации. В зависимости от типа ПЗУ занесение в него информации производится или в процессе изготовления, или в зксплуатационных условиях путем программирования с помощью специального оборудования.

Постоянные запоминающие устройства обычно строятся как адресные ЗУ. Функционирование ПЗУ можно рассматривать, как выполнение однозначного преобразования k-разрядного кода адреса ячейки запоминающего массива в n-разрядный код хранящегося в ней слова.

По сравнению с ОЗУ, ПЗУ строятся из более простых элементов и по более простым схемам, поэтому их быстродействие и надежность выше, а стоимость ниже, чем у ОЗУ.

ПЗУ широко используются для хранения рабочих программ специализированных ЭВМ и программ запуска и тестирования универсальных ЭВМ.

В ПЗУ со структурой типа 2D запоминающий массив образуется системой взаимно перпендикулярных линий, в пересечениях которых устанавливаются элементы, которые либо связывают (состояние 1), либо не связывают (состояние 0) между собой горизонтальную и вертикальную линии.

Дешифратор Дш по коду адреса в РгА выбирает одну из горизонтальных линий, в которую подается сигнал выборки. Выходной сигнал появляется в тех вертикальных разрядных линиях, которые имеют связь с возбужденной разрядной линией.

В зависимости от типа запоминающих элементов различают резисторные, емкостные, индуктивные, полупроводниковые и другие ПЗУ.

Полупроводниковые интегральные ПЗУ, в отличие от ОЗУ являются энергонезависимыми, т.е. информация в них не исчезает при выключении питания.

По способу занесения информации различают следующие типы интегральных полупроводниковых ПЗУ:

1) с программированием в процессе изготовления путем нанесения с помощью фотошаблонов перемычек в необходимых местах;

2) с программированием путем выжигания перемычек или разрушения p-n-переходов;

3) с электрическим программированием и ультрафиолетовым стиранием;

4) с электрическим программированием и электрическим стиранием информации (так называемая флеш-память).

Микросхемы, программируемые в процессе изготовления или путем выжигания перемычек, обычно строятся на базе ТТЛ логики и имеют небольшую емкость (не выше 64 Кбит), но малое время доступа, и применяются в простых устройствах автоматики, а также для хранения матриц шрифтов в контроллерах дисплеев и принтеров. Повторное использование микросхем этих типов невозможно, так как в них нельзя стереть и перезаписать информацию.

Микросхемы ПЗУ с ультрафиолетовым стиранием информации имеют емкость до 1 Мбит и применяются при создании контроллеров различных устройств ЭВМ для хранения программ, а также для хранения программ тестирования ЭВМ и начальной загрузки операционной системы.

Новая технология памяти - с электрическим программированием и электрическим стиранием, именуемая ETOX III или флеш-технологией, была анонсирована фирмой Intel в 1989 году. Изготовляемые по этой технологии микросхемы имеют емкость 8 Мбит с организацией 1 Мбит x 8 и время цикла чтения 85 нс. Длительность цикла записи байта составляет 9 мкс, длительность цикла стирания - 10 мс, длительность автоматического стирания блока в 64 Кбайт составляет 1, 5 с. Микросхемы этого типа применяются для создания электронных дисков переносных и карманных персональных компьютеров.

⇐ Предыдущая 3 4 5 6 7 8910 11 12 Следующая ⇒