Ввод данных из входного порта

⇐ ПредыдущаяСтр 13 из 34Следующая ⇒

IN Адрес	А (входные данные) < B1>
	< B2>	Адрес (7-0)
		7 0

Вывод данных в выходной порт

OUT Адрес	Шина данных (А) < B1>
	< B2>	Адрес (7-0)
		7 0

Команды управления

Рестарт (повторный запуск)

RST	[SP-1] [SP-2] (PC) < B1>		AAA
	SP (SP) -2	7 0
	PC 00000000 00AAA000

Так же, как и командаCALL, эта команда обеспечивает безусловный переход к подпрограмме, начальный адрес которой задается с помощью разрядов 3-5 команды. Команда рестарт может быть подана как внешним прерывающим устройством в ответ на сигнал разрешения прерывания, также может присутствовать в программе. По этой команде управление передается одной из восьми подпрограмм с векторами (указателями областей памяти): 0000, 0008, 0010, 0018, 0020, 0028, 0030, 0038.

Значения соседних векторов отличаются на 8 байт. Области памяти, указываемые векторами, могут содержать либо короткие 8-байтовые программы обработки прерываний, либо 3-х байтовые команды безусловного перехода к некоторой программе обработки прерывания.

Команда выполняется за 3 машинных цикла (11тактов). Значения триггеров признаков не изменяется.

Изменение (Тс)

а) Установка переноса

STC	Тс 1 B1
		7 0

б) Дополнение переноса

CMC	Тс ( ) B1
		7 0

Команды этой группы изменяют значение триггера переноса. При этом остальные триггеры флажков остаются без изменения. Каждая команда выполняется за один машинный цикл (4 такта).

Примеры:

STC

Адрес/ регистр	Код до выполнения операции	Код после выполнения операции

FL	02(T_C=0)	03 (T_C=1)
PC

CMC

Адрес/ регистр	Код до выполнения операции	Код после выполнения операции
	3F	3F
FL	13(T_C=1)	12 (T_C=0)
PC

Управление прерываниями

а) Разрешение прерывания

EI	INTE 1 B1
		7 0

б) Блокировка прерываний

DI	INTE 0 B1
		7 0

Команды этой группы позволяют программно защитить от прерываний некоторые участки программы. С помощью этих команд производится установка (а) или сброс (б) триггера прерываний INTE МП. Если прерывания запрещены, то МП не будет реагировать на сигналы запроса прерываний до тех пор, пока программно этот запрет не будет снят с помощью команды EI. Если прерывания разрешены, то с приходом сигнала запроса на прерывание триггер INTE автоматически сбросится при переходе к прерывающей программе и установить его можно лишь командой EI. Это делается обычно на том этапе выполнения подпрограммы обслуживания прерывания, когда уже могут быть разрешены другие прерывания.

Каждая команда выполняется за один машинный цикл (4 такта). Значения триггеров признаков при этом не изменяются.

Двоично-десятичная коррекция

DAA	B1
		7 0

С помощью этой команды производится коррекция содержимого аккумулятора, которое получено в результате арифметического сложения 2/10 чисел на предыдущем шаге выполнения программы. Коррекция заключается в прибавлении числа 0110В к каждой двоичной тетраде 8-разрядного числа, записанного в аккумулятор, и производится в том случае, если число в тетраде не меньше 10 или имел место перенос из этой тетрады, или число в старшей тетраде равно 9 и был перенос из младшей тетрады (полуперенос).

Команда выполняется за один цикл (4 такта). Признаки принимают значения в соответствие с полученным после коррекции результатом.

Пустая операция

NOP	B1
		7 0

Эта команда ничего не изменяет, кроме того, что содержимое программного счетчика увеличивается на единицу. Команда выполняется за один цикл (4 такта) и используется для организации временных задержек в программе.

Останов

HLT	B1
		7 0

Эта команда вызывает прекращение выполнения программы и переводит МП в состояние останова. При этом ША и ШД переводятся в высокоимпедансное состояние, а на линии ожидания (WAIT) устанавливается высокий уровень. В этом состоянии МП может находиться в течение любого временного интервала. Из состояния останова МП можно вывести двумя способами:

- подачей сигнала сброса на вход RESEТ, при котором выполнение программы начинается с адреса 0000 H;

-подачей сигнала на вход прерывания INT. При этом триггер разрешения прерывания должен быть установлен; в противном случае при INTE=0 единственным способом запуска оказывается сигнал RESET.

Микропроцессор INTEL8085

Архитектура МП INTEL8085

Микропроцессор INTEL8085 (К1821ВМ85) был выпущен с учетом большой популярности микропроцессора INTEL8080 (К580ВМ80), который требовал модернизации.

В новом микропроцессоре было использовано только одно напряжение питания - +5В, была практически сохранена внутренняя архитектура, включая регистровую модель и систему команд. В то же время дополнительно в систему команд были включены две команды.

RIM	Читать маску прерывания B1
		7 0

SIM	Установить маску прерывания B1
		7 0

Для уяснения смысла этих команд необходимо рассмотреть структуру МП INTEL 8085.

На рис. 4.2 показана архитектура МП Intel 8085. Он имеет 16-разрядный счетчик команд и защелку адреса, которая загружает специализированную адресную (A15-А18) и мультиплексированную шины (AD7-AD0). Параллельные данные входят в МП и покидают его через AD7-AD0. Эта шина передает адрес, когда линия управления ALE получает Н-сигнал, и данные, когда L-сигнал.

По 8-разрядной внутренней шине входящие и выходящие данные вводятся внутрь устройства. Они могут поступать с внутренней шины данных в 8-разрядный аккумулятор или регистр временного хранения, в индикаторы, регистр команд, устройство управления, в какой-либо из регистров общего назначения (В, С, D, Е, Н, L), 16-разрядный указатель стека, 16-разрядный счетчик команд или 8 -разрядный буфер адреса/данных. Выводы SID и SOD вода и вывода последовательных данных приведены справа вверху на рис. 4.2, входы прерывания (INTR, RST5.5, RST6.5, RST7.5 и TRAP] – вверху слева вместе с выходом (подтверждение запроса на прерывание). Арифметико-логическое устройство загружается двумя 8-разряд-ыми регистрами (аккумулятором и регистром временного хранения), как в типовом МП. Регистр состояний содержит пять индикаторов состояния вместо двух, как это было в типовом МП.

Рис. 4.2 Функциональная схема МП Intel 8085 (архитектура)

Регистр команд связан с дешифратором. Последний определяет текущую команду, требуемую микропрограмму или следующий машинный цикл. Он информирует затем схему управления и синхронизации о последовательности действий. Эта схема координирует действия МП и периферии

Регистры МП Intel 8085

Как и в случае МП Intel 8080, в состав МП Intel 8085 входят 8- и 16-разрядные регистры. Адресуемых 8-разрядных регистров здесь восемь, шесть из которых (регистры общего назначения) могут быть использованы или как 8-разрядные, или могут объединяться в три 16-разрядные пары. Кроме того, МП Intel 8085 содержит два 16-разрядных регистра.

1. Аккумулятор (или регистр А) является ядром все операций МП, к которым относятся арифметические, логические, загрузки или размещения данных памяти и ВВ. Это8-разрядный регистр.

2. Регистры общего назначения ВС, DE и HL могут быть использованы как шесть 8-разрядных или три 16-раз рядные пары регистров в зависимости от текущей выполняемой команды. Как и в МП Intel 8080, пара HL (фирмой Intel названа указателем данных) может быть использована для указания адреса. Несколько команд используют пары ВС и DE в качестве указателя адреса, но обычноони являются регистрами хранения данных.

3. Счетчик команд PC всегда указывает на ячейку памяти следующей для выполнения команды.

4. Указатель стека SP является специальным регистром—указателем адреса (или данных), который всегда указывает на вершину стека в ОЗУ. Это 16-разрядный регистр.

5. Регистр состояния (или индикаторов) содержит пять одноразрядных индикаторов, в которых содержится информация, относящаяся к состоянию МП. Эти указатели используются условными ветвлениями программы, вызовами подпрограмм и возвратами из подпрограмм.

⇐ Предыдущая 8 9 10 11 121314 15 16 17 Следующая ⇒