Одновибраторы на логических ИМС

⇐ ПредыдущаяСтр 12 из 28Следующая ⇒

Одновибраторы на логических элементах выполняются по различным схемам, в частности, так, как показано на рис. 11.3, а. Это устройство формирует выходной импульс фиксированной длительности при переходе входного напряжения с низкого на высокий уровень. Работа устройства поясняется временными диаграммами на рис. 11.3, б.

В исходном состоянии входной сигнал u_ВХ=0, конденсатор C заряжен до , выходные напряжения элементов D₁¼ D₃ имеют значения, представленные на диаграмме при t₀. При подаче на вход D₁ сигнала высокого уровня (логической 1) при t₁ на выходе D₂ также появляется сигнал высокого уровня. Так как напряжение конденсатора C скачком измениться не может, это вызывает скачок зарядного тока в цепи: выход D₂ – C – R – OT. Напряжение на резисторе R скачком возрастает до значения больше порогового и элемент D₃ переключается из 1 в 0; начинается формирование выходного импульса. С течением времени ток зарядки конденсатора и напряжение u_R уменьшаются. Когда u_R уменьшится до порогового значения (t = t₂), элемент D₃ возвращается в исходное состояние и формирование выходного импульса заканчивается. По окончании положительного перепада входного сигнала (момент t₃) напряжение на выходе D₂ принимает значение логического 0 и конденсатор разряжается до исходного напряжения по цепи: OT – R – C – выход D₂. Спустя интервал времени t_В»(3¼ 4)t (где t = RC) устройство вновь готово к работе.

Рис. 11.3

Из описания работы и временных диаграмм следует, что

Рис. 11.4

откуда длительность формируемых импульсов (при U_ПОР= =(0.4…0.6)E_П) равно

=(0, 51¸ 0, 92)t.

Схема генератора импульсов представлена на рис. 11.4. Она используется для получения импульсов, подаваемых на вход С или Т синхронных триггеров.

Рис. 11.5

Рис. 11.6

Рис. 11.7

Основой схемы является RS – триггер, у которого одна обратная связь с выхода на вход заменена конденсаторной обратной связью. Величина сопротивления резисторов R»300 Ом. Резисторы R обеспечивают лучшую возбуждаемость генератора и стабильность работы. Триггер имеет управляющий вход. В режиме генерации на вход управления должна быть подана 1, при 0 – генерация запрещена. Форма выходных импульсов и диаграммы напряжений в различных точках схемы приведены на рис. 11.5. Период работы

T=t₁+t₂=f(C).

Формирователь импульса. Формирует импульсы заданной ширины. Схема приведена на рис.11.6, диаграммы работы – на рис.11.7. Инверторы на входе и выходе схемы придают ей универсальность – в качестве входа можно использовать Вх 1 или Вх 2, а в качестве выхода – Вых 1 или Вых 2, или Вых 3.

Дешифратор-демультиплексор

Рис. 11.8

Дешифратором называется такой функциональный цифровой элемент, который имеет k – адресных входов, 2^k – выходов, один или более входов разрешения.

Условное изображение дешифратора имеет вид, представленный на рис. 11.8.

Дешифратор работает таким образом, что в соответствии с кодовой комбинацией на адресных входах, выход с данным номером подключается к активному уровню. В серях ТТЛ дешифраторы имеют обычно активный низкий уровень сигнала, т.е. инверсные выходы, в сериях КМОП – активный высокий уровень. Адресные входы дешифратора нумеруют чаще всего не порядковыми номерами, а весами соответствующих разрядов, т.е. 1, 2, 4, 8, Число входов и выходов указывают парой k – 2^k, т.е. 3´ 8, 4´ 16. Широко используются неполные дешифраторы 4´ 10, 4´ 8 для управления десятичными и семисегментными индикаторами. Микросхемы дешифраторов могут иметь несколько разрешающих входов, объединяемых функцией коньюнкции, что позволяет легко наращивать схемы по каскадному принципу.

Обозначение DC можно расшифровать как decoder. Дешифратор, имеющий вход разрешения Е, называют также декодер – демультиплексор. Это связано с тем, что такой дешифратор может успешно выполнять функцию демультиплексирования, если ко входу Е подключается мультиплексированная магистраль данных, а на адресные входы подаются адреса приемников информации.

Рис. 11.9

Принцип построения комбинационной схемы на дешифраторах (рис. 11.9) заключается в том, что каждый выход дешифратора реализует по сути функцию вида: y_i = dk ·... · d4 · d2 · d1 (при активном низком уровне) и y_i = dk ·... · d4 · d2 · d1 (при активном высоком уровне выхода). Следовательно, если число адресных входов дешифратора равно числу входных переменных логической функции (т.е. k = n), то выходы дешифратора, соответствующие единичным наборам логической функции, следует объединить по ИЛИ, в результате чего и получается СДНФ реализуемой функции. В случае инверсных выходов, объединяющей функцией будет функция Шеффера (И-НЕ), что следует из теорем де Моргана:

f=y₁Ú y₂Ú …Ú y_i= .

Рис. 11.10

В качестве примера рассмотрим функцию f = S(3, 5, 6, 7, 14, 15). Воспользуемся ИС КР1533ИД3, представляющей собой дешифратор-демультиплексор 4´ 16, с двумя инверсными входами разрешения с логикой И на входе. Схема приобретает следующий вид (рис. 11.10). Незадействованные входы 11 и 12 микросхемы ЛА2 подключены к выходам 14 и 15 для корректной работы данной ИС. Эти входы можно также подключить к +U_и.п. (+5В), но при этом требуется дополнительный резистор 1КОм.

⇐ Предыдущая 7 8 9 10 111213 14 15 16 Следующая ⇒