АЦП поразрядного кодирования или параллельный АЦП

Рисунок 53. Структурная схема параллельного АЦП

Входное напряжение	Состояние компаратора	Код
	К₆	К₅	К₄	К₃	К₂	К₁	К₀	D₂	D₁	D₀

Принцип работы параллельного АЦП состоит в сравнении входного напряжения, которое подается одновременно на все неинвертированные входы компаратора с величиной опорного напряжения, которое с помощью цепочки резисторов, делителя опорного напряжения подключено к неинвертирующим входам компаратора и ступенчато нарастает с увеличением индекса компаратора. Величина DU для компаратора равна:

По порогу срабатывания выбирается величина DU (для первого индекса – 2; для второго – 0.5DU и т.д.).

Так как каждый компаратор срабатывает только от своего уровня, то при подаче входного напряжения одновременно срабатывает несколько компараторов, начиная с нулевого и заканчивая тем, для которого Uвх= Uоп в пределах величины DU, для преобразования информации на выходе компаратора в стандартный двоичный код, соответствующий «1» в старшем разряде кода на выходе компаратора. Т.к. все компараторы срабатывают одновременно, то параллельный АЦП обеспечивает максимальное быстродействие: время преобразования 10 мкс÷ 100 мкс.

Рисунок 54. АЦП последовательного типа К113ПВ1 в корпусе DIP20. Число разрядов – 10(максимальное быстродействие 30 мкс)

В старших разрядах АЦП подключен к порту Р1. Разряды D0 и D1 заземляются через резисторы, вход АЦП Г/П (гашение) в начале преобразования подключен к разряду Р3.0, выход Г/D АЦП (готовность) данных подключен по входу прерывания INT0. Контроллер по выходу Р3.0 формирует импульс пуска длительностью t_и= 2 мкс. Передний фронт этого импульса гасится предыдущим состоянием счетчика, а срезом запускается процесс преобразования. По окончании преобразования АЦП на вход Г/D формирует сигнал низкого уровня, который подается на вход прерывания INT0. Чтение данных на выходе АЦП осуществляется процедурой прерывания INT0.

Вариант программы:

	PRERO:	LJMP INIT MOV R1, P1 SETB FQ CLR TCON.1 RETI	-переход на начало -чтение данных из АЦП -установка флага пользователя в регистре PSW -сброс флага прерывания -выход из процедуры
ИНИЦИАЛИЗАЦИЯ ПРОГРАММЫ	INIT:	SETB TCON.0 SETB IP.0 SETB IE.0 LCALL CONTROL SETB IE.7	-установка типа прерывания по срезу -установка бита приоритета -разрешение прерывания -вызов подпрограммы запуска АЦП - общее разрешение прерывания
ЦИКЛ ОЖИДАНИЯ	WAIT: M1:	JNB F0, M1 LCALL CONTROL CLR F0 SJМP WAIT	- проверка флага; переход на метку М1, если не было прерывания - вызов подпрограммы запуска АЦП - сброс флага - замыкание цикла
ФОРМИРОВАНИЕ ИМПУЛЬСА «ПУСК» АЦП	CONTROL:	SETB P3.0 NOP NOP NOP CLR P3.0 RET	- установка фронта: гашение АЦП - пуск АЦП (срез)

Вывод аналоговых данных

Для преобразования цифровых данных, поступающих в порт контроллера, в аналоговый сигнал, который может быть использован для управления исполнительными устройствами, работающими по аналоговому принципу, используются функциональные блоки, называемые ЦАП.

ЦАП воспринимает двоичный код, подаваемый на его вход, и вырабатывает на своем выходе ток или напряжение, пропорциональные значению двоичного кода.

В основе принципа работы ЦАП лежит схема с использованием инвертирующего операционного усилителя в режиме суммирования токов матрицы двоично взвешенных резисторов. Матрица резисторов выполняет функцию преобразования код – ток, а операционный усилитель преобразует выходной ток матрицы в выходное напряжение.

Рисунок 55. Суммирующий усилитель

Выходное напряжение суммирующего усилителя можно найти по формулам:

- если в схеме есть элемент (---)

Рисунок 56. Четырех разрядный ЦАП (n=4)

Четырех разрядный ЦАП характеризуется:

1. Коэффициентом усиления:

2. Коэффициентами по разрядам:

- по нулевому разряду;

- по первому разряду;

- по второму разряду;

- по третьему разряду.

Z₍_s0)÷ Z₍_s3) – определяют состояние ключа: «0» - ключ разомкнут, «1» - ключ замкнут.

При изменении состояния Z ключей

0001,

……

1111

Конструктивно ЦАП выполняются в виде микросхем, в которых находится резистивная матрица и коммутирующие ключи на КМОП-транзисторах. Внутри микросхемы располагается и резистор обратной связи R_ос.

Рисунок 57. Матрица типа R – 2R

Значение величин резисторов отличается друг от друга в 2 раза. Изготовить матрицу с двоично взвешенными резисторами заданной точности по интегральной технологии очень сложно, поэтому на практике применяется матрица, в которой два номинала резисторов с более сложной схемой коммутации.

Рисунок 58. Схема К572ПА1

ДАТЧИКИ АНАЛОГОВЫХ СИГНАЛОВ

Рисунок 59- Структурадатчика аналогового сигнала.

U_ВЫХ=f(Входная величина)

I_ВЫХ=f(Входная величина)

Датчик постоянного тока

В качестве ЧЭ используется токовый шунт.

Рисунок 60- Схема датчика постоянного тока.

R1 C1 – входной фильтр низкой частоты.

При I_ном, U_ном=75 мВ.

К_у=R3/R2, K_у=5B/U_{ш (}_max), U_вых(_max)=U_ш(_max)∙ K_у=5В.

К_у выбирается таким образом, чтобы получить максимальное выходное напряжение 5В.

⇐ Предыдущая 1 234 Следующая ⇒