Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология Образование Политология Производство Психология Стандартизация Технологии |
Сигналы сопряжения с микропроцессором 80386
В состав блока сопряжения контроллера 82380 с шиной микропроцессора 80386 кроме 32-разрядных шины данных и адресной шины входит ряд линий, непосредственно соединенных с соответствующими линиями микропроцессора 80386. Дополнительные сигналы управления поддерживают выполнение некоторых шинных функций. Контроллер 82380 подключается к тем же линиям адреса, данных и управления, что и микропроцессор 80386, поскольку оба они разделяют одну общую для них локальную шину. Далее даются краткие комментарии по каждому из сигналов, обеспечивающих интерфейс с микропроцессором 80386. Адресная шина. Двунаправленные линии А31 — А2, передающие сигналы с тремя состояниями, подключаются непосредственно к адресной шине микропроцессора 80386. Адресная шина контроллера 82380 обеспечивает адресацию пространства ввода-вывода емкостью 64 Кбайт (диапазон адресов 00000000Н — 0000FFFFH) и 4-гигабайтной области — физической памяти емкостью 4 Гбайт (диапазон адресов 00000000Н — FFFPFFFFH). В режиме ведущего устройства зги сигналы контроллера 82380 служат выходными для адресации периферийных устройств и памяти. В подчиненном режиме эти же сигналы являются входными и образуют адреса портов и внутренних регистров контроллера 82380.
Шина данных. Шина данных (линии D0 — D31) обеспечивает 32-разрядный интерфейс двунаправленных сигналов с тремя состояниями между контроллером 82380 и системой. Каждая линия шины данных контроллера 82380 соединяется с одноименной линией шины данных локальной шины микропроцессора 80386. Контроллер 82380 через шину данных передает векторы прерываний, формируемые им в цикле подтверждения прерываний. В режиме ведущего устройства по шине данных 82380 могут передаваться 8-, 16- и 32-разрядные данные между устройствами ввода-вывода и памятью и наоборот. Для подчиненного режима предполагаются операции ввода-вывода, что определяет передачу только байтовых данных. Используя сигналы линий разрешения байтов ВЕ0# — ВЕЗ#, для всех операций записи микропроцессор 80386 защелкивает в контроллере 82380 сигналы с линий либо D0 – D7, либо D8 – D15. Так как микропроцессор дублирует байтовые данные на обеих половинах шины данных, то контроллер 82380 игнорирует сигналы линий D16 – D31. В случае, если микропроцессор 80386 считывает данные из контроллера 82380, байтовые данные оказываются продублированы четырежды на шине данных (D0 – D7, D8 – D15, D16 – D23 и D24 – D31). Тактовые импульсы. Тактовый вход CLK2 предназначен для синхронизации работы контроллера 82380 и микропроцессора 80386. Поскольку частота импульсов на входе CLK2 делится пополам для получения внутренней тактовой частоты контроллера, то в случаях, когда требуется временная синхронизация работы 82380 и 80386, на вход CLK2 следует подавать импульсы удвоенной частоты микропроцессора 80386. Во временной диаграмме внутреннего тактирования выделяются две фазы PHI1 и PHI2, причем длительность каждой этой фазы равна периоду сигнала CLK2. Фаза PHI1 используется для защелкивания внутренних данных; фаза PHI2 — для фиксации входных сигналов и установки внутренних сигналов. Контроллер 82380 формирует сигнал CPURST, гарантируя, что микропроцессор 80386 будет сброшен в фазе PHI1. Сброс. Вход RESET является синхронным, и появление сигнала на нем вызывает останов выполнения любой операции и перевод контроллера 82380 в некоторое определенное заранее исходное состояние. В исходном состоянии контроллер 82380 настроен на подчиненный режим и ожидает инициализации со стороны микропроцессора 80386. По сигналу RESET контроллер перестает реагировать на все остальные входные сигналы, а все двунаправленные 'шинные линии контроллера переводятся в третье состояние. Для сброса контроллера 82980 сигнал RESET должен держаться в течение не менее 15 периодов тактового сигнала CLK2. Цикл шины. Тип цикла шины определяется установкой сигналов по двунаправленным линиям с тремя состояниями W/R#, D/C# и М/IO#. Сигнал на линии W/R# определяет циклы записи и чтения. Сигнал по линии D/C# различает циклы управления и передачи данных процессора. Сигнал на линии M/IO# указывает на выполнение цикла обращения к памяти или устройству ввода-вывода. В режиме ведущего устройства контроллер 82380 сам формирует и выдает эти сигналы; в подчиненном режиме он принимает их. В обоих режимах указанные сигналы имеют действительное значение, если уровень сигнала состояния адреса ADS# низкий. Если контроллер находится в режиме ведущего устройства, то уровень сигнала D/C# всегда высокий. Подтверждение передачи. Сигнал по входу READY# свидетельствует о завершении текущего цикла шины. В режиме ведущего устройства он указывает на окончание шинного цикла ПДП. В подчиненном режиме контроллер 82380 отслеживает значения сигналов по этому входу и по входу ADS# с целью обнаружить адресные циклы при конвейерной организации функционирования шины. Вход READY# контроллера 82380 должен быть соединен непосредственно с входом READY# микропроцессора 80386. Табл. 9.1.
Состояние адреса. Данная двунаправленная линия ADS# служит для указания действительного адреса на линиях А2 – А31 и ВЕ0# – ВЕЗ# и для определения типа цикла шины (линии W/R#, D/C# и М/IO#). В подчиненном режиме контроллер 82380 воспринимает этот сигнал ADS# как входной. Для того же режима по предыдущему и текущему состояниям на линии ADS#, а также по значению сигнала на входе READY# контроллер 82380 может определить, является ли следующий цикл шины адресным при конвейерной организации работы шины. Сигнал ADS# является действительным в течение фаз Т1 и Т2Р работы шины. В режиме ведущего устройства контроллер 82380 формирует сигнал ADS* как выходной. Запрос следующего адреса. Сигнал на линии NA# используется только в режиме ведущего устройства. В подчиненном режиме используются сигналы READY# и ADS#, сигнал NA# игнорируется. Итак, в режиме ведущего устройства сигнал NA# сообщает контроллеру 82380 о запросе системы конвейерной подачи следующего значения адреса. Активный уровень сигнала NA# низкий, он формируется схемами управления памятью или периферийными устройствами и показывает, что еще до завершения текущего цикла шины система готова принимать новое значение адреса и новую комбинацию сигналов из 82380, определяющую тип цикла шины. Если сигнал NA# активный, то контроллер 82380 выставляет на шину новое значение адреса при условии, что внутреннее состояние контроллера соответствует ожиданию запроса со стороны шины. Выход прерывания. С помощью сигнала по линии INT микропроцессору 80386 сообщается об одном или более внутренних или внешних запросах прерывания. Данный выход должен быть непосредственно соединен с входом INTR маскируемого запроса прерывания микропроцессора 80386. Отклик микропроцессора на сигнал INT последует в цикле подтверждения прерывания. Популярное:
|
Последнее изменение этой страницы: 2016-07-13; Просмотров: 520; Нарушение авторского права страницы