Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология
Образование Политология Производство Психология Стандартизация Технологии


Сигналы сопряжения с микропроцессором 80386



В состав блока сопряжения контроллера 82380 с шиной микропроцессора 80386 кроме 32-разрядных шины данных и адресной шины входит ряд линий, непосред­ственно соединенных с соответствующими линиями микропроцессора 80386. Дополнительные сигналы управления поддерживают выполнение некоторых шинных функций. Контроллер 82380 подключается к тем же линиям адреса, данных и уп­равления, что и микропроцессор 80386, поскольку оба они разделяют одну общую для них локальную шину. Далее даются краткие комментарии по каждому из сиг­налов, обеспечивающих интерфейс с микропроцессором 80386.

Адресная шина. Двунаправленные линии А31 — А2, передающие сигналы с тремя состояниями, подключаются непосредственно к адресной шине микропроцес­сора 80386. Адресная шина контроллера 82380 обеспечивает адресацию простран­ства ввода-вывода емкостью 64 Кбайт (диапазон адресов 00000000Н — 0000FFFFH) и 4-гигабайтной области — физической памяти емкостью 4 Гбайт (диапазон адре­сов 00000000Н — FFFPFFFFH). В режиме ведущего устройства зги сигналы кон­троллера 82380 служат выходными для адресации периферийных устройств и памяти. В подчиненном режиме эти же сигналы являются входными и образуют адреса портов и внутренних регистров контроллера 82380.

 

Шина данных. Шина данных (линии D0 — D31) обеспечивает 32-разрядный интерфейс двунаправленных сигналов с тремя состояниями между контроллером 82380 и системой. Каждая линия шины данных контроллера 82380 соединяется с одноименной линией шины данных локальной шины микропроцессора 80386. Кон­троллер 82380 через шину данных передает векторы прерываний, формируемые им в цикле подтверждения прерываний. В режиме ведущего устройства по шине дан­ных 82380 могут передаваться 8-, 16- и 32-разрядные данные между устройствами ввода-вывода и памятью и наоборот. Для подчиненного режима предполагаются операции ввода-вывода, что определяет передачу только байтовых данных. Ис­пользуя сигналы линий разрешения байтов ВЕ0# — ВЕЗ#, для всех операций записи микропроцессор 80386 защелкивает в контроллере 82380 сигналы с линий либо D0 – D7, либо D8 – D15. Так как микропроцессор дублирует байтовые данные на обеих половинах шины данных, то контроллер 82380 игнорирует сиг­налы линий D16 – D31. В случае, если микропроцессор 80386 считывает данные из контроллера 82380, байтовые данные оказываются продублированы четырежды на шине данных (D0 – D7, D8 – D15, D16 – D23 и D24 – D31).

Тактовые импульсы. Тактовый вход CLK2 предназначен для синхронизации ра­боты контроллера 82380 и микропроцессора 80386. Поскольку частота импульсов на входе CLK2 делится пополам для получения внутренней тактовой частоты кон­троллера, то в случаях, когда требуется временная синхронизация работы 82380 и 80386, на вход CLK2 следует подавать импульсы удвоенной частоты микропроцессора 80386. Во временной диаграмме внутреннего тактирования выделяются две фа­зы PHI1 и PHI2, причем длительность каждой этой фазы равна периоду сигнала CLK2. Фаза PHI1 используется для защелкивания внутренних данных; фаза PHI2 — для фиксации входных сигналов и установки внутренних сигналов. Контроллер 82380 формирует сигнал CPURST, гарантируя, что микропроцессор 80386 будет сброшен в фазе PHI1.

Сброс. Вход RESET является синхронным, и появление сигнала на нем вызы­вает останов выполнения любой операции и перевод контроллера 82380 в некоторое определенное заранее исходное состояние. В исходном состоянии контроллер 82380 настроен на подчиненный режим и ожидает инициализации со стороны микропро­цессора 80386. По сигналу RESET контроллер перестает реагировать на все осталь­ные входные сигналы, а все двунаправленные 'шинные линии контроллера переводятся в третье состояние. Для сброса контроллера 82980 сигнал RESET дол­жен держаться в течение не менее 15 периодов тактового сигнала CLK2.

Цикл шины. Тип цикла шины определяется установкой сигналов по двунап­равленным линиям с тремя состояниями W/R#, D/C# и М/IO#. Сигнал на линии W/R# определяет циклы записи и чтения. Сигнал по линии D/C# различает циклы управления и передачи данных процессора. Сигнал на линии M/IO# указывает на выполнение цикла обращения к памяти или устройству ввода-вывода. В режиме ведущего устройства контроллер 82380 сам формирует и выдает эти сигналы; в подчиненном режиме он принимает их. В обоих режимах указанные сигналы име­ют действительное значение, если уровень сигнала состояния адреса ADS# низкий. Если контроллер находится в режиме ведущего устройства, то уровень сигнала D/C# всегда высокий.

Подтверждение передачи. Сигнал по входу READY# свидетельствует о завер­шении текущего цикла шины. В режиме ведущего устройства он указывает на окончание шинного цикла ПДП. В подчиненном режиме контроллер 82380 отсле­живает значения сигналов по этому входу и по входу ADS# с целью обнаружить адресные циклы при конвейерной организации функционирования шины. Вход READY# контроллера 82380 должен быть соединен непосредственно с входом READY# микропроцессора 80386.

Табл. 9.1.

Вывод Сигнал Вывод Сигнал Вывод Сигнал Вывод Сигнал
H3 А2 J14 D0 Р12 Vcc M2 INT
Н14 D1 H14 D1 N6 IR P10 IRQ11
Н2 А4 F13 D2 P1 Vcc N10 IRQ12
H1 А5 Е12 D3 P2 Vcc M9 IRQ13
G3 А6 С13 D4 P14 Vcc N9 IRQ14
G2 А7 В12 D5 D1 Vcc P9 IRQ15
G1 А8 В10 D6 C14 Vcc N8 IRQ16
F1 А9 А9 D7 B1 Vcc M8 IRQ17
F2 А10 K14 D8 А2 Vcc P8 IRQ18
F3 A11 G13 D9 А4 Vcc P7 IRQ19
E1 А12 F12 D10 А12 Vcc N7 IRQ20
Е2 А13 D14 D11 А14 Vcc M7 IRQ21
ЕЗ А14 С11 D12     N6 IRQ22
D2 А15 C10 D13 L14 Vss Р6 IRQ23
D3 А16 А10 D14 Al Vss    
С2 А17 С8 D15 P13 Vss G14 CLK2
СЗ А18 Н13 D16 N1 Vss L12 D/C#
В2 А19 G12 D17 N2 Vss К12 W/R#
С4 А20 Е14 D18 C1 Vss L13 М/IO#
ВЗ А21 D13 D19 A3 Vss К2 ADS#
В4 А22 В13 D20 B14 Vss N4 NA#
С5 А23 В11 D21 А13 Vss J12 HOLD
В5 А24 С9 D22 N14 Vss М3 HLDA
А5 А25 В8 D23     Мб DREQO
С6 А26 J13 D24 N11 CLKIN Р5 DREQ1
В6 А27 F14 D25 K13 TOUT1/REF# N5 DREQ2
В7 А29 Е13 D26 N13 TOUT2/IRQ3# Р4 DREQ3
С7 АЗ0 D12 D27 M13 TOUT3# М5 DREQ4/IRQ9#
А7 А31 С11 D28 M11 READY# Р3 DREQ5
L1 ВЕ0# A11 D29 H12 READYO# М4 DREQ6
К1 ВЕ1# В9 D30 P11 WSC0 N3 DREQ7
J3 ВЕ2# А8 D31 М10 WSC1    
J2 ВЕЗ#         К3 EOP#
            L3 EDACK0
        N12 RESET M1 EDACK1
        M12 CPURST L2 EDACK2

 

Состояние адреса. Данная двунаправленная линия ADS# служит для указания действительного адреса на линиях А2 – А31 и ВЕ0# – ВЕЗ# и для определения типа цикла шины (линии W/R#, D/C# и М/IO#). В подчиненном режиме кон­троллер 82380 воспринимает этот сигнал ADS# как входной. Для того же режима по предыдущему и текущему состояниям на линии ADS#, а также по значению сигнала на входе READY# контроллер 82380 может определить, является ли сле­дующий цикл шины адресным при конвейерной организации работы шины. Сигнал ADS# является действительным в течение фаз Т1 и Т2Р работы шины. В режиме ведущего устройства контроллер 82380 формирует сигнал ADS* как выходной.

Запрос следующего адреса. Сигнал на линии NA# используется только в ре­жиме ведущего устройства. В подчиненном режиме используются сигналы READY# и ADS#, сигнал NA# игнорируется. Итак, в режиме ведущего устройства сигнал NA# сообщает контроллеру 82380 о запросе системы конвейерной подачи следую­щего значения адреса. Активный уровень сигнала NA# низкий, он формируется схемами управления памятью или периферийными устройствами и показывает, что еще до завершения текущего цикла шины система готова принимать новое значе­ние адреса и новую комбинацию сигналов из 82380, определяющую тип цикла ши­ны. Если сигнал NA# активный, то контроллер 82380 выставляет на шину новое значение адреса при условии, что внутреннее состояние контроллера соответствует ожиданию запроса со стороны шины.

Выход прерывания. С помощью сигнала по линии INT микропроцессору 80386 сообщается об одном или более внутренних или внешних запросах прерывания. Данный выход должен быть непосредственно соединен с входом INTR маскируемого запроса прерывания микропроцессора 80386. Отклик микропроцессора на сигнал INT последует в цикле подтверждения прерывания.


Поделиться:



Популярное:

  1. ВОПРОС. СТРАНЫ ЗАПАДА, ВОСТОКА И РОССИЯ ВО ВТОРОЙ ЧЕТВЕРТИ – КОНЦЕ 18 СТОЛЕТИЯ: ОПЫТ МЕЖДУНАРОДНОГО СОПРЯЖЕНИЯ
  2. Выполнение чертежей деталей, имеющих сопряжения
  3. Звуковые сигналы при движении поездов. Сигналы тревоги и специальные указатели.
  4. Какие ручные сигналы подаются при маневрах
  5. Какие сигналы подаются выходными светофорами при отправлении поезда на ответвление
  6. Кому должны подчиняться водители и пешеходы, если сигналы регулировщика противоречат сигналам светофора?
  7. ПДД РФ - 6. Сигналы светофора и регулировщика
  8. Предупредительные сигналы транспорта
  9. Рецептивное поле - совокупность рецепторов, посылающих данному нейрону сигналы через один или большее число синапсов.
  10. Рынки с асимметричной информацией. Отрицательный отбор. Рыночные сигналы и их роль в преодолении информационной асимметрии
  11. С.С.С. (Скрытые сексуальные сигналы)
  12. СИГНАЛЫ РЕГУЛИРОВЩИКА И СВЕТОФОРОВ


Последнее изменение этой страницы: 2016-07-13; Просмотров: 482; Нарушение авторского права страницы


lektsia.com 2007 - 2024 год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! (0.014 с.)
Главная | Случайная страница | Обратная связь