Полевые транзисторы с управляющим p-n переходом (JFET)

⇐ ПредыдущаяСтр 3 из 20Следующая ⇒

Полевой транзистор с управляющим p-n переходом (JFET) – управляемый напряжением униполярный транзистор, в котором для управления током используется наведенное электрическое поле, зависящее от напряжения затвора.

Для n-канального полевого транзистора с управляющим p-n переходом чем более отрицательным будет напряжение, прикладываемое к затвору, тем меньше будет ток.

N-канальный полевой транзистор

В n-канальном полевом транзисторе затвор состоит из p-области, окруженной n-каналом.

P-канальный полевой транзистор

В p-канальном полевом транзисторе затвор состоит из n-области, окруженной p-каналом.

Полевые транзисторы на основе металлооксидной пленки

Управление током, протекающим через полевой транзистор на основе металлооксидной пленки (МОП-транзистор или МОSFЕТ), также осуществляется с помощью электрического поля, прикладываемого к затвору.

Обычно подложка контактирует с наиболее отрицательно смещенным выводом транзистора, подключенным к истоку. В трехвыводных транзисторах подложка внутренне соединена с истоком. N-канальный транзистор имеет следующее обозначение: стрелка направлена внутрь значка, а в p-канальном стрелка направлена наружу.

N-канальный и р-канальный МОП-транзисторы имеют различную полярность управляющих напряжений.

МОП-транзистор со встроенным каналом (Depletion MOSFETs)

Подобно полевым транзисторам с управляющим p-n переходом (JFET), МОП-транзистор со встроенным каналом состоит из протяженной области полупроводника, называемой каналом. Для p-канального транзистора эта область является полупроводником р-типа, для n-канального транзистора - n-типа. Свободные электроны от истока до стока должны пройти через этот узкий канал, заканчивающийся с обеих сторон электродами, называемыми истоком и стоком.

Металлический затвор МОП-транзистора изолирован от канала тонким слоем двуокиси кремния так, что ток затвора во время работы пренебрежимо мал. Чем более отрицательное напряжение затвор-исток приложено к n-канальному транзистору, тем больше канал обедняется электронами проводимости, ток стока при этом уменьшается. При значении напряжения затвор-исток Vgs(off) канал полностью объединяется и ток от истока к стоку прекращается. Напряжение Vgs(off) называется напряжением отсечки.

трехвыводной n-канальный MOSFET со встроенным каналом;

трехвыводной р-канальный MOSFET со встроенным каналом;

четырехвыводной n-канальный MOSFET со встроенным каналом;

четырехвыводной р-канальный MOSFET со встроенным каналом.

МОП-транзисторы с индуцированным каналом (Enhancement MOSFETs)

МОП-транзисторы с индуцированным каналом не имеют физического канала между истоком и стоком, как МОП-транзисторы со встроенным каналом. Вместо этого область проводимости может расширяться на весь слой двуокиси кремния.

МОП-транзистор с индуцированным каналом работает только при положительном напряжении исток-затвор. Положительное напряжение исток-затвор, превышающее минимальное пороговое значение (Vto), создает инверсионный слой в области проводимости, смежной со слоем двуокиси кремния. Проводимость этого индуцированного канала увеличивается при увеличении положительного напряжения затвор-исток.

трехвыводной n-канальный MOSFET с индуцированным каналом;

трехвыводной р-канальный MOSFET с индуцированным каналом;

четырехвыводной n-канальный MOSFET с индуцированным каналом;

четырехвыводной р-канальный MOSFET с индуцированным каналом.

Логические элементы

Логическое НЕ

Элемент логическое НЕ или инвертор изменяет состояние входного сигнала на противоположное. Уровень логической единицы появляется на его выходе, когда на входе не единица, и наоборот.

Таблица истинности

Вход А	Выход Y

Выражение булевой алгебры: Y=Ā.

Логическое И

Элемент И реализует функцию логического умножения. Уровень логической единицы на его выходе появляется в случае, когда на оба входа подается уровень логической единицы.

Таблица истинности

Вход А Вход В Выход Y

Выражение булевой алгебры: Y=А × В.

Логическое ИЛИ

Элемент ИЛИ реализует функцию логического сложения. Уровень логической единицы на его выходе появляется в случае, когда на один или на другой вход подается уровень логической единицы.

Таблица истинности

Вход А Вход В Выход Y

Выражение булевой алгебры: Y=A V B.

Исключающее ИЛИ

Двоичное число на выходе элемента, исключающее ИЛИ, является младшим разрядом суммы двоичных чисел на его входах.

Таблица истинности

Вход А Вход В Выход Y

Выражения булевой алгебры:

Элемент И - НЕ

Элемент И-НЕ реализует функцию логического умножения с последующей инверсией результата. Он представляется моделью из последовательно включенных элементов И и НЕ.

Таблица истинности элемента получается из таблицы истинности элемента И путем инверсии результата.

Таблица истинности

Вход А Вход В Выход Y

Выражение булевой алгебры:

Элемент ИЛИ - НЕ

Элемент ИЛИ-НЕ реализует функцию логического сложения с последующей инверсией результата. Он представляется моделью из последовательно включенных элементов ИЛИ и НЕ.

Его таблица истинности получается из таблицы истинности элемента ИЛИ путем инверсии результата.

Таблица истинности

Вход А Вход В Выход Y

Выражение булевой алгебры:

Исключающее ИЛИ - НЕ

Данный элемент реализует функцию «исключающее ИЛИ» с последующей инверсией результата. Он представляется моделью из двух последовательно соединенных элементов исключающее ИЛИ и НЕ.

Таблица истинности

Вход А Вход В Выход Y

Выражение булевой алгебры:

Узлы комбинационного типа

Полусумматор

Полусумматор производит сложение двух одноразрядных двоичных чисел. Он имеет два входа слагаемых: А, В и два выхода: суммы и переноса. Суммирование производится элементом Исключающее ИЛИ, а перенос - элементом И.

Таблица функционирования

Входы	Выходы	Примечание
А	В	сумма	перенос
				0+0=0
				0+1=1
				1+0=1
				1+1=0 (перенос)

Выражения булевой алгебры: сумма = A Å B, перенос = А× В.

Полный двоичный сумматор

Полный двоичный сумматор производит сложение трех одноразрядных двоичных чисел. Результатом является двухразрядное двоичное число, младший разряд которого назван суммой, старший разряд – переносом.

Устройство имеет три входа и два выхода. Входы: слагаемых А, В и переноса. Выходы: суммы и переноса. Полный двоичный сумматор можно реализовать на двух полусумматорах и одном элементе ИЛИ.

Таблица функционирования

Входы	Выходы
А	В	перенос	сумма	перенос

Дешифратор из 3 в 8

Дешифратор - логическое устройство, имеющее n входов и 2 n выходов. Каждой комбинации входного кода соответствует активный уровень на одном из 2 n выходов. Данный дешифратор имеет три входа адреса (А, B, С), два разрешающих входа (G1, G2) и 8 выходов (YО...Y7). Номер выхода, имеющего активное состояние, равен числу N, определяемому состоянием адресных входов:

N = 22 C+ 21 B+20 A.

Активным уровнем является уровень логического нуля. Дешифратор работает, если на входе G1 высокий потенциал, а на G2 - низкий. В других случаях все выходы пассивны, то есть имеют уровень логической единицы.

Таблица функционирования

Входы разрешения Адресные входы Выходы

G1 G2 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

X X x X

X X x

Приоритетный шифратор из 8 в З

Шифратор выполняет операцию, обратную дешифратору. Строго говоря, только один из входов шифратора должен иметь активный уровень.

Данный шифратор при наличии на нескольких входах активного состояния активным считает вход со старшим номером. Кроме того, выход дешифратора инверсный, то есть значения разрядов двоичного числа на выходе инвертированы. Если хотя бы один из входов шифратора в активном состоянии, выход GS также будет в активном состоянии, а выход Е0 - в пассивном и наоборот. При пассивном состоянии разрешающего входа Е1 выходы GS также будут пассивными. Активным уровнем так же, как и у дешифратора, является уровень логического нуля.

Таблица функционирования

E1 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 GS E0

X X X X X X X X

X X X X X X X

X X X X X X

X X X X X

X X X X

X X X

X X

X

Мультиплексор из 8 в 1

Мультиплексор (селектор данных) осуществляет операцию передачи сигнала с выбранного входа на выход. Номер входа равен адресу - двоичному числу, определяемому состоянием адресных входов.

Данный мультиплексор имеет 12 входов; восемь из которых входы данных (D0 - D7), три входа адреса (А, В, С) и один разрешающий вход (ЕN). Мультиплексор работает при подаче на вход разрешения логического 0.

Выход W является дополнением выхода Y ( W = Y ).

Таблица функционирования

Входы Выходы

C B A EN Y W

X X X

D0 D0’

D1 D1’

D2 D2’

D3 D3’

D4 D4’

D5 D5’

D6 D6’

D7 D7’

Демультиплексор

Демультиплексор выполняет операцию, обратную мультиплексору. Он передает данные со входа на тот выход, номер которого равен адресу. Данное устройство имеет 4 входа и 8 выходов. Входы адреса: А, В, С. Вход данных - G. Если на входе G логическая единица, то на всех выходах также логическая единица.

Таблица функционирования

Входы Выходы

G C B A O0 O1 O2 O3 O4 O5 O6 O7

X X X X

Узлы последовательного типа

Триггер - простейший последовательный элемент с двумя состояниями, содержащий элементарную запоминающую ячейку и схему управления, которая изменяет состояние элементарной ячейки. Состояние триггера зависит как от комбинации на входах, так и от предшествующего состояния. Триггерные устройства лежат в основе компьютерной оперативной памяти и используются во множестве последовательных схем. Триггер можно создать из простых логических элементов.

RS-триггер

RS-триггер имеет только два установочных входа: S (set - установка) - установка выхода Q в 1 и R (reset - сброс) - сброс выхода Q в 0. Для этого триггера является недопустимой одновременная подача команд установки и сброса (R = S = 1), поэтому состояние выхода в этом случае остается неопределенным и не описывается.

Таблица функционирования

Входы Выходы

установка S сброс R Q Q’

Q-1 Q’-1

X X

Q-1 – сохраняет предыдущее положение триггера, X – неопределенное состояние.

D- триггер

Информация со входа D заносится в триггер по положительному перепаду тактового импульса и сохраняется до следующего положительного перепада на счетном входе.

Таблица функционирования

Входы Выходы

данных D счетчик Clock Q

↑

↑

Счетчик

Счетчик - элемент, осуществляющий подсчет импульсов, подаваемых на его вход. Двоичное число, представляемое состоянием его выходов, по фронту импульса на счетном входе увеличивается на единицу. Описываемое устройство представляет собой четырехразрядный счетчик с двумя входами синхронизации и четырьмя выходами. Чтобы использовать счетчик по максимальной длине счета, генератор тактовых импульсов подключают к входу синхронизации CLKA и соединяют выход QA со входом синхронизации CLKB. Суммирование производится по отрицательному фронту импульса на счетном входе. Для сброса счетчика в 0 на входы R01 и R02 подают уровень логической единицы.

Таблица функционирования

Входы	Выходы
N	Счет	D	C	B	A
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓
	↓

Сброс счетчика:

Входы	Выходы
R01	R02	QD	QC	QB	QA

		Счет
		Счет

Гибридные компоненты

ЦАП

Цифроаналоговый преобразователь (ЦАП) осуществляет преобразование цифрового сигнала в аналоговый. Описываемый ЦАП имеет 8 цифровых входов и 2 входа ( I+I и I-I) для подачи опорного тока Iоп. ЦАП формирует на выходе ток Iвых, который пропорционален входному числу Nвх.

Выходной ток определяется по формуле:

I_вых = (N_вх/256)Iоп,

где Iоп – опорный ток, определяемый последовательно подключенными ко входу Uоп + или Uописточником напряжения Uоп и сопротивлением R:

I оп== (Uоп/ R)× 255/256.

Второй выход является дополнением первого. Его ток определяется из выражения: I_вых’= Iоп - I_вых.

АЦП

Аналого-цифровой преобразователь (АЦП) производит преобразование аналогового напряжения в число. Представленный АЦП переводит аналоговые напряжения Uвх на входе в 8-разрядное двоичное число Nвых по формуле:

где [ ] – целая часть, Ufs = Uоп+- Uоп-- разница напряжений на опорных входах.

555 таймер

Таймер – элемент, имеющий цифровой вход и выход, характеризуется временем задержки Td. Изменение состояния на его выходе происходит через время, определяемое временем задержки Td.

555 таймер – интегральная схема, наиболее часто употребляемая как мультивибратор, одновибратор или управляемый напряжением генератор. Состояние выхода таймера изменяется через время, определяемое внешней времязадающей RC-цепью. Принципиально 555 таймер состоит из двух компараторов, делителя напряжения, триггера и разряжающего транзистора.

Одновибратор

Одновибратор вырабатывает импульс фиксированной длительности в ответ на управляющий перепад на его входе. Длина выходного импульса определяется внешней времязадающей RC- цепью.

⇐ Предыдущая 1 234 5 6 7 8 9 10 Следующая ⇒