ПЛИС. Общие понятия. Разновидности.

Программируемая логическая интегральная схема — электронный компонент, используемый для создания цифровых интегральных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются отладочные среды, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы. Альтернативой ПЛИС являются заказные БИС, которые существенно дороже и компьютеры (микроконтроллеры), которые из-за программного способа реализации алгоритмов медленнее ПЛИС.

Общеприн. оценкой логич. емкости ПЛИС явл. число эквив-ых вентилей, опр. как ср. число вентилей " 2И-НЕ"

Классы ПЛИС:

1. Програм-мые лог. матр. ПЛМ – ПЛИС, имеющ. программ-мые матр. И и ИЛИ. Недостаток – слабое исп. рес-ов програм-мой матр. " ИЛИ".

2. Програм-мая матричная логика ПМЛ – ПЛИС, имеющ. програм-мую матр. " И" и фиксир. матр. " ИЛИ". Эти 2 арх-ры ПЛИС содержат небольшое число ячеек, устарели и прим-ся для реализ. относит-но прост. устр-тв, для кот. не сущ. готовых ИС ср. степени интеграции.

3. Базовые матрич. кристаллы БМК - набор несоед-ых Логич Элементов.

4. Програм-мые вентильные матрицы ПВМ сост. из лог. блоков (ЛБ) и коммутир. путей – програм-мых матр. соединений. ЛБ таких ПЛИС сос. из 1го или неск. относ-но прост. ЛЭ, в осн. кот. лежит таб. перекодировки, програм-мый мультиплексор, D-триггер, а также цепи управления. ПЛИС данной арх-ры явл. удобным ср-вом реализации алгоритмов цифр. обработки сигналов, основными операциями в кот. явл. перемнож., умнож. на конст., суммир. и задержка сигнала.

5. Програм-мые коммутир. матричные блоки ПКМБ содержат неск-ко матричных ЛБ, объед. коммутирующей матрицей. Примен. для реализ. управл. и интерфейсных схем

6. Програм-мые аналог. интегральные схемы ПАИС содерж. комбинацию цифр. и аналог. эл-тов.

7. Система на кристалле SOРC. В осн. лежит интеграция всей электронной сист. в одном кристалле.

 

Программируемые логические матрицы (PLA).

Основа – послед-ность програм-мых матриц эл-тов И и ИЛИ. В ст-ру входят также блоки вх и вых буферных каскадов (Б_ВХ и Б_ВЫХ).

Вх. буферы преобраз. однофазные входные сигналы в парафазные и форм. сигналы необход. мощности для питания матрицы эл-тов И.

Вых. буферы обеспеч. необход. нагрузочную способность выходов, разреш. или запрещ. выход ПЛМ на внешние шины с помощ. сигнала ОЕ, иногда вып. более слож. действия.

Основными параметрами ПЛМ явл. число входов m, число термов l и число выходов n.

Базовая структура ПЛМ: Переменные x₁…x_m подаются через Б_ВX на входы эл-тов И, и в матр. И образ-ся l термов t. Под термом здесь понимается конъюнкция, связ-щая входные переменные, представл. в прямой или инверсной форме. Число формир-ых термов = числу конъюнкторов или числу выходов матр. И. Термы подаются далее на входы матр. ИЛИ, т.е. на входы дизъюнкторов, формир-щих выходные ф-ции. Число дизъюнкторов = числу вырабатываемых ф-ций n.

Т.о., ПЛМ реализ. дизъюнктивную НФ воспроизводимых ф-ций (двухуровневую логику). ПЛМ способна реализ. систему n лог. ф-ций от m аргументов, содерж. не более l термов. Воспроизводимые ф-ции явл. комбинациями из любого числа термов, формируемых матр. И. Какие именно термы будут выработаны и какие комбинации этих термов составят выходные ф-ции, опр. програм-нием ПЛМ.

Выпускаются ПЛМ на осн. биполярной технологии и на МОП-транз-рах.

Програм-ние ПЛМ, вып. польз-лем, проводится с помощ. спец. устр-в.

В ПЛМ входы (A1-A3) и выходы (Z1-Z3) связаны двумя матрицами и логическими элементами НЕ, И, ИЛИ. Последние, соответственно, выполняют, определяемые булевойалгеброй операции отрицания (НЕ), конъюкции (И) идизъюнкции (ИЛИ). Объединение друг с другом шин вентильных матриц происходит двояким образом. В одном случае осуществляется ультрафиолетовое стирание либо электрическое пережигание имеющихся в Интегральной Схеме (ИСМ)перемычек. Во втором случае используется обратная технология - замыкание перемычек, т.е. создание соединений в заранее заданных местах. Логические матрицы, программируемые пользователями, требуют большой площади кристалла. Из-за этого они изготавливаются с относительно небольшим числом возможных внутренних связей и реализуют относительно простые функции.

 

Программируемая матричная логика (PAL), базовые матричные кристаллы (GA).

Большинство современных ПЛИС небольшой степени интеграции относятся к классу ПМЛ (PAL), т. е. имеют программируемую матрицу И и фиксированную матрицу ИЛИ. Фрагмент схемы ПМЛ приведен на рис. 3.142.

Поскольку в ПМЛ матрица ИЛИ фиксирована, то появляется ограничение на максимальное число конъюнкций в логических функциях, что приводит к необходимости минимизировать логическую функцию при ее реализации с использованием ПМЛ.
В настоящее время функциональные возможности ПМЛ и ПЛМ достаточно широки.
Так за счет использования программируемого выходного буфера возможно получение реализуемых логических функций в прямом или инверсном виде.
Существуют схемы с двунаправленными выводами, которые можно использовать как входы или выходы в зависимости от программирования, появились схемы с памятью за счет введения дополнительных триггеров.
Производятся ПМЛ, которые допускают частичное программирование матрицы ИЛИ.

БМК - Базовый Матричный Кристалл. Базовый – т.к. все элементы, за исключением слоев коммутации, являются постоянными и не зависят от реализуемой схемы. Матричный – т.к. простейшие эл-ты расположены на кристалле в узлах прямоугольной решетки.

Конструкция:

1. канальная структура: где м/у столбцами каналы для трассировки, ПЯ- периферийная ячейка, БЯ- базовая ячейка, КП – контактная площадка. Основной недостаток – 50-60% на каналы

2. бесканальная структура – плотноупакованная. Улучшено быстродействие, задержка на кристалле становится меньше.

3. с функционально-законченными эл-ми - явл компромиссом м/у канальной и бесканальной структурой, выделяется место для функциональных (постоянных эл-ов).

Достоинство БМК состоит в следующем. Разработчику необходимо применить оригинальные схемные решения на основе БИС, но существующие БИС для этих целей не подходят. Разрабатывать с нуля и производить очень долго, неэффективно и дорого. Выход — использовать базовые матричные кристаллы, которые уже разработаны и изготовлены. Базовый матричный кристалл напоминает библиотеку подпрограмм и функций для языков программирования. На нём разведены, но не соединены элементарные цепи и логические элементы. Заказчиком разрабатывается схема соединений, так называемая маска. Эта маска наносится в качестве последнего слоя на базовый матричный кристалл и элементарные схемы и разрозненные цепи на БМК складываются в одну большую схему. В итоге заказчик получает готовую БИС, которая получается ненамного дороже исходного БМК.

Программируемые вентильные матрицы (FPGA). Программируемые коммутируемые матричные блоки (CPLD)

CPLD представляет собой объединение нескольких ПМЛ в единое устройство средствами программируемой коммутационной матрицы.

Система коммутации CPLD отличается от системы коммутации FPGA. Она является не сегментированной, а непрерывной системой связей и обеспечивает возможность коммутации логических блоков друг с другом, подачи на требуемые входы логических блоков сигналов от различных источников: сигналов обратной связи, входных и выходных сигналов и т.д.

Вся коммутация сигналов внутри кристалла осуществляется программируемой матрицей связи.

Замкнув одну из точек, можно подключить вход к соответствующему выходу. Любой вход ЛБ может быть подключен к любому выводу, а каждый из выводов может быть подключен ко многим входам, т.е. обеспечивается полная коммутируемость блоков.

⇐ Предыдущая123456Следующая ⇒

Поделиться: