Программируемые вентильные матрицы

FPGA явились развитием архитектуры канальных БМК. В их внутр. обл. расположено мн-во регулярно располож. лог. блоков, м/у кот. проходят трассировочные каналы, а на периферии кристалла располож. ячейки другого типа – блоки ввода/вывода. Благодаря наличию програм-мых матриц соединений FPGA относят к полностью готовым, кот. могут полностью програм-ся польз-лем.

Конфигурация схемы, формируемая на кристалле, задается сост. ключей. В каждом лог. блоке есть переключатели (мультиплексоры), программируя кот., можно изменять выпол-мые ф-ции.

Состоят из логических блоков (ЛБ) и коммутирующих путей - программируемых матриц соединений. Логические блоки таких ПЛИС состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (ТП, Look-up table - LUT), программируемый мультиплексор, D-триггер, а также цепи управления.

Конфигурация схемы, формируемая на кристалле, задается состоянием ключей. В каждом логическом блоке есть переключатели (мультиплексоры), программируя которые, можно изменять выполняемые функции.

В современных ПЛИС используются следующие типы ключей:

- перемычки типа antifuse (создаваемые в процессе программирования);

- ЛИЗМОП-транзисторы с плавающим затвором;

- ключевые МОП транзисторы, управляемые триггерами памяти конфигурации.

МОП ключи с управляющими триггерами сейчас доминируют, что обусловлено их технологической однородностью с другими частями ПЛИС.

30. Программируемые аналоговые интегральные схемы (FPAA)

Программируемые аналоговые интегральные схемы (ПАИС) — представляют собой набор базовых ячеек, которые могут быть сконфигурированы и соединены между собой для реализации наборов аналоговых функций: фильтров, усилителей, интеграторов, сумматоров, ограничителей, делителей, выпрямителей, и т. д. Особенностью схем является полное или частичное изменение аналоговой схемы во время функционирования или изменение характеристик некоторых элементов схем (например полосы пропускания или добротности фильтра).

Баз. функц-е ячейки: инструментальный усилитель (IA), выход. усилитель (OA), источник опорного U (ИОН), 8-разрядный ЦАП с выходом по U, и сдвоенный компаратор (CP). Аналог. входы и выходы ячеек (кроме ИОН) для ↑ динамич. диапазона обрабат-ых сигналов вып-ны по диф-ой схеме. Два IA и один OA образуют макроячейку, наз-ю PAC-блоком.

В основе FPAA лежат конфигурируемые аналог. блоки (САВ), кот. содержат наборы эл-тов для реализ. аналоговых схем – ОУ, источ. образцового U, компараторы, ЦАП, конфигурационную память (LUT, ) и интерфейс.

Средства внутренней разводки (Analog Routing Pool) позволяют выполнить соединения между входными контактами микросхемы, входами и выходами макроячеек, выходом ЦАП и входами компараторов. Объединение нескольких макроячеек позволяет строить схемы перестраиваемых активных фильтров, основанные на использовании звена интегратора, на диапазон частот от 10 до 100 кГц.

Конфигурирование микросхемы осуществляется через JTAG-интерфейс с помощью загрузочного кабеля от параллельного порта PC или имеющегося в системе микроконтроллера.

 

ПЛИС типа «система на кристалле (SoC).

Проект-ие средств на SoС основывается на разработке и применении библиотек схемных решений. Библиотечные блоки могут быть представлены в след. вариантах.

Soft-ядра или виртуал. компоненты. Это файлы, кот-ые интегр-ся в описание проектируемого устройства на языках HDL. На основе soft-ядер реализуются однородные структуры, в кот-ых разные функц-ые блоки реал-ся идентичными программ-ми схемотехн-ми блоками.

Hard-ядра, представляющие собой реализ-ые на кристалле обл-ти с фиксированными функ-ми. На основе hard-ядер реализ-ся блочные струк-ры, имеющие жестко выделенные для опред-ых ф-ций аппаратные ядра. SoС блочного типа вкл-ют в себя как программируемые, так и фиксированные обл-ти, в кот-ых реализованы блоки с предопределенными функциями. Такими блоками явл-ся микропроцессоры или микроконтроллеры, FPGA, память.

Преим-вом однородных структур явл-ся их гибкость и технологическая однородность. К недостаткам можно отнести меньшую скорость работы и большую площадь, занимаемую на кристалле. Чем больше % синтезируемой части схемы, тем выше гибкость схемы, но тем больше блоков теряют при этом оптимальность своих параметров. Блочные струк-ры имеют более высокое быстродействие, исп-ют кристаллы меньшей площади, исп-ют станд. блоки с улучшенными парам-ми. В настоящее время обе разновидности SoC развиваются одинаково интенсивно.

В основе идеи SоC лежит интеграция всей электронной системы в одном кристалле (например, в случае ПК такой чип объединяет процессор, память, и т. д.). Компоненты этих систем разраб-ся отдельно и хранятся в виде файлов параметризируемых модулей. Окончательная струк-ра SоC-микросхемы выпол-ся на базе этих " виртуальных компонентов" с помощью программ систем автоматизации проектирования (САПР) электронных устройств – EDA (Electronic Design Automation). Благодаря стандартизации в одно целое, можно объединять " виртуальные компоненты" от разных разработчиков.

Эта микросхема с триггерной памятью конфигурации обладает программируемостью всех основных обл-тей кристалла. Уровень интеграции этой микросхемы составляет до 3 млн. типичных эквивалентных вентилей, встроенная память – до 1, 2 млн. бит. В микросхеме комбинируются табличные методы реализации фун-ий и реализация в дизъюнктивных нормальных формах, т.е. частично используются FPGA и CPLD.Схема имеет встроенную память и гибкую систему интерфейсов.

ЦАП. Общие положения. Погрешности ЦАП.

Цифроаналоговым преобразователем (ЦАП) называется устройство, преобразующее входное сообщение из цифровой формы сообщения в аналоговую. Процесс цифро-аналогового преобразования предполагает выполнение следующих операций: формирование дискретных значений выходного сигнала, отличающихся на некоторое значение и постановка каждому сформированному уровню в соответствие некоторого кода и последовательное, с заданным временным интервалом, присвоение выходному сигналу значений выделенных уровней, соответствующих входному коду. Схемы ЦАП можно классифицировать по различным признакам: по принципу действия или способу формирования выходного сигнала ( с суммированием напряжений, делением напряжения, суммированием токов); по роду выходного сигнала (с токовым выходом, потенциальным выходом, резистивным выходом); по полярности выходного сигнала ( униполярные, биполярные); по характеру опорного сигнала ( с постоянным опорным сигналом, изменяющимся опорным сигналом (умножающие).

К интегрирующим ЦАП относятся преобразователи, в которых входная величина, выраженная в цифровой форме, представляется на входе в аналоговом эквиваленте, пропорциональном ее среднему значению.

Для формирования требуемых уровней аналоговые ключи управляются цифровыми сигналами, либо подключается к выходу ЦАП необходимое количество источников опорных сигналов (рис. 4.7.а), либо устанавливаются соответствующее дискретное значение коэффициента деления (рис. 4.7.б.). Цепь из двух управляемых резисторов в последнем случае представляет собой одну из резистивных схем.

Сопротивление резисторов, соответствующих разрядам входного слова, кратно двум при переходе к соседнему биту. Напряжение на выходе такого ЦАП вычисляется по следующей формуле: где – ток через i сопротивление, равно нулю, если ключ разомкнут, и единице, если замкнут.

Статические параметры ЦАП:

1. Разрядность– число символов кода, необходимое для того, чтобы в выбранной системе счисления (как правило, в двоичной) выразить номинальное число квантов.

2. Разрешающая способность – приращение U_ВЫХ при преобразовании смежных значений D_i, т.е. отличающихся на единицу МЗР. Это приращение является шагом квантования. Для двоичных кодов преобразования номинальное значение шага квантования h= U_ПШ / 2N-1, где U_ПШ – номинальное максимальное выходное напряжение ЦАП (напряжение полной шкалы), N – разрядность ЦАП. Чем больше разрядность преобразователя, тем выше его разрешающая способность.

3. Погрешность полной шкалы – относительная разность между реальным и идеальным значениями предела шкалы преобразования при отсутствии смещения нуля.

δ _ПШ = (ε _ПШ / U_ПШ) 100%.

4. Погрешность смещения нуля – значение U_ВЫХ, когда входной код ЦАП равен нулю. Является аддитивной составляющей полной погрешности. Обычно указывается в милливольтах или в процентах от полной шкалы:

δ _СМ = (ε _СМ / U_ПШ) 100%.

5. Нелинейность – максимальное отклонение реальной характеристики преобразования U_ВЫХ (D) от оптимальной.

δ _Н = (ε _Н / U_ПШ) 100%.

Дифференциальная нелинейность – максимальное изменение (с учетом знака) отклонения реальной характеристики преобразования U_ВЫХ (D) от оптимальной при переходе от одного значения входного кода к другому смежному значению.

6. Монотонность характеристики преобразования – возрастание (уменьшение) выходного напряжения ЦАП U_ВЫХ (D) при возрастании (уменьшении) входного кода D. Если дифференциальная нелинейность больше относительного шага квантования h/U_ПШ, то характеристика преобразователя немонотонна.

7. Температурная нестабильность ЦАП характеризуется температурными коэффициентами погрешности полной шкалы и погрешности смещения нуля.

8. Диапазон изменения напряжения (U) или тока (I) – полная шкала изменения напряжения от 0 до U_{ВЫХ МАКС} или тока от 0 до I_{ВЫХ МАКС}.

9. Полное выходное сопротивление ЦАП Z_ВЫХ – определяется со стороны выходных зажимов. Оно зависит в основном от выходного сопротивления суммирующего усилителя и имеет порядок сотен Ом.

Динамические параметры ЦАП. Динамические параметры ЦАП определяются по изменению выходного сигнала при скачкообразном изменении входного кода, обычно от величины " все нули" до " все единицы" (рис. 28.23).

1. Время установления, t_УСТ – интервал времени от момента изменения входного до момента, когда в последний раз выполняется равенство

|U_ВЫХ – U_ПШ| = d / 2.

2. Скорость нарастания – максимальная скорость изменения U_ВЫХ(t) во время переходного процесса. Определяется как отношение приращения Δ U_ВЫХ ко времени Δ , за которое произошло это приращение. Обычно указывается в технических характеристиках ЦАП с выходным сигналом в виде напряжения. У ЦАП с токовым выходом этот параметр в большой степени зависит от типа выходного ОУ.

3. Частота обновления – максимальная частота, с которой может происходить смена содержимого входных регистров ЦАП.

 

 

ЦАП с суммирование токов.

Большинство схем параллельных ЦАП основано на суммировании токов, сила каждого из которых пропорциональна весу цифрового двоичного разряда, причем должны суммироваться только токи разрядов, значения которых равны 1.

Наиболее часто на практике используются ЦАП с суммированием токов. Каждый из аналоговых ключей К0–К3 может находиться в одном из двух состояний: закрытом или открытом.

При высокой разрядности ЦАП токозадающие резисторы должны быть согласованы с высокой точностью, наиболее жесткие требования предъявляются к резисторам старших разрядов. Это требование делает фактически нереализуемыми по указанному принципу ЦАП с разрядностью выше 12. Кроме этого, схема имеет еще недостатки: при различных кодах ток, потребляемый от ИОН, различный, что может повлиять на величину напряжения ИОН; в схеме к разомкнутым ключам прикладывается значительное напряжение, что усложняет их построение.

ЦАП с суммированием весовых токов. Существует несколько схем, являющихся базой для построения многих разновидностей ЦАП соответствующего класса. Для формирования соответствующих уровней выходного напряжения (или тока) к выходу ЦАП подключается необходимое количество опорных сигналов тока или напряжения, либо устанавливают соответствующее дискретное значение коэффициента деления. Большинство схем параллельных АЦП основано на суммировании токов, сила каждого из которых пропорциональна весу цифрового двоичного разряда, причем должны суммироваться токи только тех разрядов, значения которых равны 1.Простейшая схема, реализующая этот принцип, представлена на рис.28.3, а. Ключи, как правило, выполняются на МОП-транзисторах.

Данная четырехразрядная схема содержит источник опорного напряжения U_ОП, четыре резистора с сопротивлениями R, R/2, R/4, R/8 и четыре ключа, управляемых разрядами входного кода. Если в соответствующем разряде входного кода присутствует логическая 1, соответствующий ключ S замкнут.

В схеме все токи формируются с помощью резисторов в соответствии с законом Ома. Сопротивления выбраны так, чтобы при замыкании ключа через резистор протекал ток, соответствующий весу разряда. Легко показать, что суммарный ток I_ВЫХ определяется входным кодом и положением ключей S.

Для схемы 28.3, б, получившей название ЦАП с матрицей взвешенных резисторов или взвешенная схема, выходное напряжение определяется сопротивлением обратной связи R_ОС и суммарным входным сопротивлением R_Σ , определяемым положением ключей S₀…S₃:

U_ВЫХ = –U_ОП R_ОС/ R_Σ . (28.1)

Токи ключей суммируются на инвертирующем входе ОУ, причем токи различных ключей имеет разный «вес».

U_ВЫХ = –U_ОП · S₀ · R_ОС/ R–U_ОП · S₁ · R_ОС/(R/2)–U_ОП · S₂· R_ОС/(R/4) –U_ОП · S₃· R_ОС/(R/8),

U_ВЫХ = –U_ОП · (R_ОС / R) (8S₃ + 4S₂ + 2S₁ + S₀),

где S_i, i=0, 1, 2, 3 принимает значение 1, если соответствующий ключ замкнут, и 0, если ключ разомкнут.

При высокой разрядности ЦАП токозадающие резисторы должны быть согласованы с высокой точностью, наиболее жесткие требования предъявляются к резисторам старших разрядов. Это требование делает фактически нереализуемыми по указанному принципу ЦАП с разрядностью выше 12. Кроме этого, схема имеет еще недостатки: при различных кодах ток, потребляемый от ИОН, различный, что может повлиять на величину напряжения ИОН; в схеме к разомкнутым ключам прикладывается значительное напряжение, что усложняет их построение.

 

ЦАП типа R-2R.

В схеме весовые коэффициенты преобразователя задаются с помощью последовательного деления опорного напряжения с помощью резистивной матрицы постоянного импеданса (так называемой матрице R-2R). Каждый последующий каскад делит входное напряжение на два.

Благодаря близкому к нулю сопротивлению ключей S_i нижние выводы резисторов при любом положении ключей находятся под потенциалом общей шины схемы. Благодаря этому ИОН нагружен всегда на постоянное сопротивление схемы, что гарантирует неизменность опорного напряжения при любом входном коде.

Поскольку нижние выводы резисторов 2R матрицы при любом состоянии ключей Si соединены с общей шиной через низкое сопротивление замкнутых ключей, напряжения на ключах остаются небольшими. Это упрощает построение ключей и схем управления ими и позволяет использовать широкий диапазон опорных напряжений, в том числе и различной полярности.

Для повышения точности и быстродействия применяют схемы с использованием источников тока на биполярных транзисторах.

б)

При данном методе преобразования входной двоичный код управляет включением источников, генерирующих токи, в соответствии с их весовыми коэффициентами. Эти токи суммируются, и суммарный ток либо непосредственно используется в качестве выходного, либо преобразуется в напряжение посредством операционного усилителя. Масштабные токи формируются при помощи транзисторов и набора масштабных резисторов соответствующих номиналов.

Сегментированные ЦАП.

На практике на выходе наблюдаются выбросы, амплитуда которых зависит от номера переключаемого разряда.

Для устранения этих недостатков применяются сегментированные ЦАП, в которых используются два вида преобразователей: ЦАП с суммированием токов (суммированием весовых токов, матрицей R-2R, с внутренними источниками тока) и простейшие строковые ЦАП с выходом по току или по напряжению

Принцип построения сегментированных ЦАП заключается в том, чтобы старшие разряды, дающие наибольшие погрешности, отделить от младших и преобразовать их в аналог с помощью строкового ЦАП, дающего малые кодозависимые помехи, младшие разряды преобразовать в аналог с помощью обычной двоичной схемы ЦАП, а на выходе произвести суммирование двух выходных сигналов, соответствующих младшим и старшим разрядам.

Функциональная схема сегментированного 10-ти разрядного ЦАП

Входной 10-ти разрядный регистр предназначен для ввода и хранения входного двоичного параллельного кода. Дешифратор преобразует пять старших разрядов входного параллельного кода в позиционный 31-разрядный код. Таким образом второй 36-ти разрядный регистр хранит 31-ти разрядный позиционный код старших разрядов и пятиразрядный параллельный двоичный код пяти младших разрядов. Этот регистр необходим из-за задержки прохождения сигналов через дешифратор. Позиционный код поступает на строковый ЦАП, младшие пять разрядов – на двоичный ЦАП с параллельным входным кодом, как правило, с суммированием токов и с матрицей R-2R. На выходе токи этих двух ЦАП суммируются.

⇐ Предыдущая123456Следующая ⇒

Поделиться: