|
Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология Образование Политология Производство Психология Стандартизация Технологии |
|
|
Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология Образование Политология Производство Психология Стандартизация Технологии |
Дешифратор двоичного кода в десятичный кодСтр 1 из 6Следующая ⇒
Простейший дешифратор, выполненный на элементах И–НЕ, НЕ (рис. 3.5), называется линейным. Когда на входы подается комбинация 000, с выхода элемента DD1.4 должен быть снят сигнал 1, а с остальных выходов – сигналы 0. Для этого на элемент 3И–НЕ DD3.1 сигналы поступают не непосредственно со входов, а через инверторы DD1.1…DD1.3, в которых нули преобразуются в единицы. Три сигнала “1” на входе DD3.1 дают на его выходе сигнал 0, который инвертируется элементом DD1.4, и в результате получаем сигнал на выходе DD1.4, равный “1”. На выходах всех остальных элементов будут нули, так как на один из входов элементов DD3.2…DD5.2 подаются сигналы 0, минуя инверторы. Порядок формирования сигналов на выходе при других сигналах на входе приведен в табл. 3.3.
Таблица 3.3
Состояние дешифратора кода 4–2–1 в десятичный код
В интегральном исполнении разработана большая гамма двоично–десятичных дешифраторов, допускающих параллельное соединение. Рассмотрим параллельную работу двоично–десятичных дешифраторов на базе микросхемы ИД7. Логическая структура, цоколевка и условное обозначение дешифратора представлены на рис. 3.6. Дешифрация происходит тогда, когда на входах
Состояния ИД7 приведены в табл. 3.4.
Таблица 3.4 Состояния дешифратора ИД7
Наличие трехвходового логического элемента разрешения позволяет соединить параллельно несколько дешифраторов с целью увеличения количества выходов. На рис. 3.7 показан дешифратор на 32 выхода. Для его реализации потребовалось 4 дешифратора ИД7 и дополнительный инвертор DD5.
Рис. 3.7. Параллельное соединение ИД7
На входы
Таблица 3.5 Состояния элементов разрешения дешифраторов
Дешифратор двоично–десятичного кода в десятичный
Так как в двоично–десятичном коде, например, число 97 записывается как 1001 0111, то для его расшифровки требуется два дешифратора: первый для преобразования десятков, второй – единиц. Для дешифрации трехзначного числа нужны три дешифратора и т.д. При этом каждый дешифратор должен преобразовывать кодовые комбинации от 0000 до 1001 в числа 0…9 соответственно (рис. 3.8). Принцип работы поясним на примере дешифратора ИД6, который преобразует двоичный код, поступающий на входы А0…А3, в сигнал низкого уровня, появляющийся на десятичном выходе
Состояния дешифратора приведены в табл. 3.6.
Таблица 3.6 Состояния дешифратора ИД6
Если десятичный эквивалент входного кода превышает 9, то на всех выходах
3.4. Преобразователи двоичного кода в двоично–десятичный
Наибольшее применение нашли два типа преобразователей – на базе пересчетных схем и на базе интегральных микросхем ПР6 и ПР7. На рис. 3.9 приведена функциональная электрическая схема восьмиразрядного преобразователя двоичного кода в двоично–десятичный первого типа. По сигналу с устройства управления (УУ) преобразуемый восьмиразрядный двоичный код записывается в двоичный вычитающий счетчик DD1, и этим же сигналом, задержанным на время окончания переходных процессов во входных цепях, устанавливается в 1 триггер DD2. Единичный сигнал с прямого выхода триггера DD2 открывает схему И DD4, и импульс от генератора DD6 поступает на суммирующий вход двоично–десятичного счетчика DD7 и на вычитающий вход двоичного счетчика DD1. В момент времени, когда в двоичном счетчике DD1 будет нулевая комбинация, сигналом с выхода
Данная схема является одной из самых распространенных схем, позволяющих сравнительно просто производить преобразование любых Для преобразования двоично–десятичного кода в двоичный код можно воспользоваться преобразователем, схема которого приведена на рис. 3.9, но поменять местами счетчики DD1 и DD7. Преобразователи двоично–десятичного кода в двоичный и двоичного кода в двоично–десятичный код можно построить на микросхемах ПР6(рис. 3.10) и ПР7 (рис. 3.11) соответственно. Основой таких преобразователей является запоминающая матрица емкостью 256 бит. Ячейки матрицы соединены в соответствии с программой преобразования. Матрицей управляет дешифратор с 5 входами и 32 выходами.
На входы А0…А4 ПР6 подается двоично–десятичный код с весом
Таблица 3.7
Состояния логических уровней при преобразовании двоично–десятичных слов в двоичные в ПР6
Окончание табл. 3.7
Интегральная микросхема ПР6 имеет еще два применения при использовании выходов Z1, Z2, Z3: при А4 = 0 производится преобразование двоично–десятичного числа Х = (А3, А2, А1, А0) в дополнение W до числа 9 по правилу: W = 9 – X = (Z3, Z2, A1, Z1) (рис. 3.12); при А4 = 1 – преобразование двоично–десятичного числа Х=(А3, А2, А1, А0) в дополнение W1 до числа 10 (рис. 3.13) по правилу:
Таблица 3.8
Состояния логических уровней при преобразовании двоичного кода в двоично–десятичный в ПР7
Как правило, разрядности одной микросхемы в большинстве случаев недостаточно, поэтому преобразователи соединяют каскадно. Соединение микросхем К155 ПР6 для обработки сигналов двоично–десятичных чисел0–99 показано на рис. 3.14.
3.5. Преобразователь двоичного кода 8–4–2–1 в самодополняющийся
Представим числа в двоичном коде как
(3.1) Функциональная электрическая схема преобразователя кода 8–4–2–1 в код 2–4–2–1, построенного по выражению (3.1), приведена на рис. 3.16.
Табл. 3.9, поясняющая работу схемы, составлена таким образом. В верхних четырех строках записан преобразуемый двоичный код, а в самой нижней – десятичные числа. Во второй – пятой строках снизу зафиксированы комбинации кода 2–4–2–1, которые образуются на выходах схем DD11…DD13 и X1. В остальных строках таблицы записаны единицы или нули, которые образуются на выходах промежуточных элементов.
Таблица 3.9
Преобразование кода 8–4–2–1 в код 2–4–2–1
3.6. Преобразователь самодополняющего двоично–десятичного На основании анализа столбцов 2 и 3 табл. 1.3 и введенных обозначений разрядов в подразделе 3.5, разряды кода 2–4–2–1 связаны с разрядами кода 8–4–2–1 следующими выражениями:
Функциональная электрическая схема преобразователя, построенная на основании выражений (3.2), приведена на рис. 3.17, а принцип работы поясняется табл. 3.10.
Рис. 3.17. Схема преобразователя кода 2-4-2-1 в код 8-4-2-1
Таблица 3.10
|
Последнее изменение этой страницы: 2017-03-15; Просмотров: 1528; Нарушение авторского права страницы
и 
действует напряжение низкого уровня, а на входе Е3 – высокого. При других сочетаниях уровней на входах разрешения Еi на всех выходах будет напряжение высокого уровня.
дешифраторов DD1…DD4 параллельно подаются три младших разряда преобразуемого кода, а два старших разряда 
и 
определяют очередность работы каждого дешифратора, т.е. являются второй ступенью дешифрации. Состояния на выходе элементов разрешения приведены в табл. 3.5.
.
0 счетчика DD1 триггер DD2 устанавливается в исходное положение. Закрывается схема И DD4, и прекращается поступление импульсов в двоично–десятичный счетчик DD7. Таким образом, в счетчике DD7 будет зафиксирован в двоично–десятичном коде эквивалент двоичного кода, поступившего на вход счетчика DD1.
разрешает преобразование, если на него подан низкий уровень напряжения. Когда на вход 
подано напряжение высокого уровня, то преобразование запрещено, а на выходах 
появляется напряжение высокого уровня. Состояния микросхем ПР6 и ПР7 представлены в табл. 3.7 и 3.8 соответственно.
, а числа в самодополняющем коде как 
. Тогда разряды xi через yi будут определяться из 
(3.2)