Цифровые устройства со статическим и динамическим управлением. Понятие «гонок» в цифровых устройствах и методы их устранения. Устройства синхронизации.

Этапы построения (синтеза) комбинационной схемы.

Этап 1. Наиболее часто встречающийся на практике способ задания схемы – это объяснение ее работы на понятийном уровне в виде набора фраз обычного языка (например, русского). Сложность этапа связана с тем, что задание описывается неформальными терминами, допускающими неоднозначную трактовку. Основная цель этапа – формализация задания, в процессе которой определяются количество входных логических переменных (аргументов) и значения выходной переменной (функции) для каждой комбинации значений аргументов. Результат этапа – таблица истинности. О уже задание, неоднозначное толкование которого невозможно. Наиболее трудно обнаруживаемые ошибки возникают именно на этапе формализации.

Этап 2. Если функция определена не на всех наборах аргументов, то нужно ликвидировать неоднозначность таблицы.

Этап 3. Составить СДНФ для нескольких вариантов доопределения.

Этап 4. Минимизировать СДНФ любым доступным методом.

Этап 5. Реализовать получившиеся ДНФ на заданном логическом базисе.

Для сравнения между собой различных вариантов схем, реализующих одну и ту же функцию, нужно уметь как-то оценивать их качество.

Наиболее распространена оценка схемы по двум параметрам – задержке - Т и аппаратурным затратам - W.. Подсчёт W удобно производить в двенадцатых долях корпуса: 12 - это число логических выводов корпуса наименьшего размера.

Пример. На логических микросхемах серии К155 (табл. 2.1) построить несколько вариантов схем, реализующих заданную минимальную ДНФ Сравнить полученные результаты.

Схемная реализация в базисе НЕ, И, ИЛИ показана на рис.2.3, а. Аппаратурные затраты состоят из четырёх инверторов- (ЛН1), каждый из которых занимает 1/6 корпуса, двух элементов 2И- (ЛА3) и двух элементов 2ИЛИ- (ЛЛ1), каждый из которых занимает 1/4 корпуса. Считая, что задержки всех элементов одинаковы получим: Т=4t. W=4*1/6+2*1/4+2*1/4=20/12. Неиспользованные элементы частично занятых корпусов не учитываются, поскольку они могут быть использованы в других узлах.11

Реализация Q с использованием микросхем ЛР3 показана на рис. 3.1, б. Для неё нужно пять инверторов ЛН1 и целиком микросхему ЛР3: Т=3t; W=5*1/6+1=22/12 корпуса. Затраты W немного возросли, а задержка уменьшилась до 3t.

Применив к функции Q правило де Моргана, получим (рис.3.1, в), Т=3t; W=3*1/6+2*1/4+1*1/3=16/12 корпуса. Схема оказалась заметно экономичнее при том же быстродействии.

Можно попытаться использовать формулы де Моргана для уменьшения числа входных инверторов. Тогда (рис.2.3, г), Т=2t; W = 11/12 корпуса. Удалось выиграть и в быстродействии и в оборудовании.

Ещё одно применение формулы де Моргана даёт (рис.2.3, д) Т=3t; W=9/12 корпуса. Схема хотя и более медленная, но очень экономичная.

Если в последнем выражении раскрыть скобки, то получим ещё один вариант схемы (рис.2.3, е), Т=t; W=12/12 корпуса. Задержка этой схемы оказалась наименьшей из всех рассмотренных.

Отметим, что хотя за основу была взята минимальная ДНФ, её схемная реализация оказалась самой неэкономичной из всех. Противоречия здесь нет. Минимальная ДНФ минимальна лишь в определённом смысле: это выражение, имеющее минимальное суммарное число букв. Переводя на язык аппаратуры, можно сказать, что это соответствует минимуму суммы входов всех конъюнкторов, реализующих элементарные конъюнкции ДНФ в трехъярусной схеме НЕ-И-ИЛИ типа показанной на рис.3.1, а. Затраты инверторов и дизъюнкторов этот критерий игнорирует. Отсюда не следует, что минимизация не нужна вообще: чем компактнее выражение, тем легче обрабатывать его дальше.

Рис. 2.3, а. Варианты реализации функции Y.

Несколько полезных рекомендаций:

-сократить число инверторов, применив формулу де Моргана;

-использовать элементы И-ИЛИ-НЕ - они логически мощнее, чем И‑ НЕ, ИЛИ‑ НЕ;

-подбирать такие элементы, чтобы по возможности использовались все их входы;

-если выражение плохо минимизируется, попытаться применить элементы М2;

-вместо прямой функции реализовать её инверсию.

Алгоритма, который позволял бы целенаправленно строить хорошие схемы, в общем случае не существует. Не существует и чётких признаков окончания поиска хорошей схемы. В этом смысле разобранный пример не следует воспринимать как требование всегда проводить такую тщательную обработку любого выражения. Это просто иллюстрация характера работы при логическом проектирования. То же самое можно сказать и о процессе построения более сложных блоков из микросхем средней и большой интеграции. Слабо алгоритмизированный, поисковый, изобретательный стиль работы характерен для всех этапов функционально-логического проектирования цифровых устройств.

Литература

Основная

1. Жаворонков М.А. Электротехника и электроника. – М.: Академия, 2005. – 400 с.

2. Новиков Ю.Н. Электротехника и электроника. – СПб.: Питер, 2005. – 384 с.: ил.

3. Схемотехника электронных систем / Под ред. В.И. Бойко. – СПб.: БХВ-Петербург, 2004. – 496 с.

Дополнительная

1. Касаткин А.С. Курс электротехники. – М.: Высшая школа, 2005. – 542 с.: ил.

2. Миловзоров О.В. Электроника. – М.: Высшая школа, 2005. – 288 с.: ил.

3. Стешенко В.Б. P-CAD. Технология проектирования печатных плат. – СПб.: Питер, 2005. – 720 с.: ил.

4. Хамахер К. Организация ЭВМ. – СПб.: Питер, 2003. – 848 с.: ил.

5. Цилькер Б.Я. Организация ЭВМ и систем. – СПб.: Питер, 2006. – 668 с.: ил.

Специальность (шифр), форма обучения	Вычислительные машины, комплексы, системы и сети (230101.65), очная
Название дисциплины	Схемотехника
Курс, семестр	IV, VII
Ф.И.О. преподавателя – разработчика материалов	Ткачук И.Ю.

Лекция 6

⇐ Предыдущая 1 2 3 4 567 8 9 10 Следующая ⇒