Программирование циклов и условных переходов

Цель работы:

Изучить принципы программирования циклов и условных переходов с использованием команд управления и с учетом специфики выполнения программ на ВС под управлением потоком данных.

Задание:

1. Изучить ВС с буферной памятью данных и с ассоциативной памятью. При изучении обратить внимание на формат данных и специфику программирования. Так же при изучении ВС с буферной памятью данных обратить внимание на алгоритмы опроса буферной памяти.

2. Согласно семи младшим цифрам номера зачетной книжки, представленного в двоичной системе счисления, определить свой вариант и выбрать исходные данные для выполнения лабораторной работы из табл. 1 – табл. 3.

Таблица 1.Набор функций

а2 а1 а0	Функции для вычисления
0 0 0	X: =a+b; F: =1; For i: =1 to n do F: =f*x+3;
0 0 1	F: =1; If a> 0 then x: =a*b+2 else x: =3; For i: =1 to n do F: =f-x;
0 1 0	X: =a+b; F: =1; For i: =1 to n do F: =(f+i)*(x-2);
0 1 1	F: =1; For i: =2 to n do F: =f*i; {f=n! }
1 0 0	X: =a-b+3; F: =1; For i: =1 to n do F: =f*x; {f=x в степени n}
1 0 1	X: =a+2*b; F: =2; for i: =n downto 1 do f: =(f+x)/2;
1 1 0	F: =45; if a> b then x: =a-b else x: =b-a; for i: =n downto 1 do f: =f-x;
1 1 1	F: =15; For i: =n downto 1 do F: =f-i; if f< =0 then f: =-f;

Примечание: Значениями a и b задаться самостоятельно.

Таблица 2. Количество итераций

а4 а3	N
0 0
0 1
1 0
1 1

Таблица 3. Устройство вывода

а6 а5	Вывести функцию F на устройства вывода, № устройства
0 0
0 1
1 0
1 1

Примечание: Для всех вариантов количество устройств вывода равно четырем

2. Построить программу для ВС используя графическое отображение команд.

3. Выполнить адресацию всех операций.

4. Написать программу выполнения заданной функции.

Выполнение работы:

1. Набрать в редакторе программу. Запустить ее на выполнение и проверить правильность выполнения функции. В случае необходимости можно найти ошибки, используя отладчик.

2. Представить преподавателю результаты выполненной работы.

3. Сделать выводы по работе.

Руководство к выполнению лабораторных работ

Содержание:

1. Вычислительная система с буферной памятью данных........................................ 2

1.1. Описание системы............................................................................................. 2

1.2. Работа вычислительной системы с буферной памятью данных..................... 3

1.3. Алгоритмы обслуживания буферной памяти данных.................................... 4

2. Вычислительная система с ассоциативной памятью............................................. 5

2.1. Описание системы............................................................................................. 5

2.2. Работа вычислительной системы с ассоциативной памятью........................... 5

3. Форматы слов данных............................................................................................ 7

4. Описание команды и набор команд....................................................................... 7

5. Графическое представление команд...................................................................... 8

6. Ассемблер вычислительной системы................................................................... 10

6.1 Команды и их описание................................................................................... 10

6.2 Формальное описание языка программирования:......................................... 10

6.3 Пример программы на ассемблере циклов и условных переходов из примера 11

7. Пример программирования последовательно-параллельных алгоритмов...... 12

8. Пример программирования циклов и условных переходов.............................. 13

9. Лабораторный практикум.................................................................................... 16

9.1 Задание на лабораторную работу №1............................................................ 16

9.2 Задание на лабораторную работу №2............................................................ 18

Лист

1. Вычислительная система с буферной памятью данных.

Описание системы.

Вычислительная система содержит устройства 1.1,..., 1.k ввода данных, информационные входы которых через соответствующие входы коммутатора 2 подключены к блоку 3 буферной памяти данных, каждое устройство 1.1,..., 1.k ввода соединено с блоком 4 управления управляющим входом и выходом, а коммутатор 2 — управляющими входами. (рис. 1)

рис1. Вычислительная система с буферной памятью данных.

Управляющие входы блока 3 буферной памяти данных, которые обеспечивают занесение информации и продвижение очереди, подключены ко входам блока 4 управления, соответствующие входы которого соединены с выходами сигнала блока3 буферной памяти данных, характеризующей степень его заполнения (“буфер занят”, ”буфер пуст”). С информационным входом регистра 5 данных и регистра 6 адреса подключены соответственно первая и вторая группы информационных выходов блока 3 буферной памяти данных. Управляющие входы занесения информации регистра 6 адреса и регистра 5 данных соединены с выходами блока 4 управления. а выход одного разряда регистра 5 данных (признак типа информации) подключен к соответствующему входу блока 4 управления. Информационные выходы регистра 6 адреса связаны с адресными входами блока7 памяти операндов, и блока 8 памяти управляющих слов. Информационные выходы регистра 5 данных ко входам данных блока 7 памяти операндов, блока 8 памяти управляющих слов и первой группе информационных входов 9 буферной памяти команд. Вторая и третья группы информационных входов 9 буферной памяти команд соединены соответственно с выходами данных блока 7 памяти операндов и блока 8 памяти управляющих слов. Входы управления записью и чтением блока7 памяти операндов и блока8 памяти управляющих слов подключены соответствующие выходы блока 4 управления. Один выход блока 4 управления подключен ко входу одного разряда данных блока7 памяти операндов, выход одноименного разряда данных которого соединен с одним входам блока 4 управления. К соответствующим входам блока 4 управления подведены выходы сигналов блока буферной памяти команд 9, указывающих на степень его заполнения, а также выходы группы разрядов, характеризующих тип команды и номер устройства вывода. Управляющие входы записи и продвижения по очереди (чтения) блока 9 буферной памяти команд связаны с соответствующими входами блока 4 управления. Информационные выходы блока 9 буферной памяти команд подключены к информационным входам вычислительных блоков 10.1,..., 10.n и информационным входам устройств вывода данных 11.1,..., 11.m, управляющие входы и управляющие выходы которых подключены к соответствующим входам и выходам блока 4 управления. Информационные выходы каждого вычислительного блока 10.1,..., 10.n соединены соответствующие группы информационных входов коммутатора 2.

⇐ Предыдущая 123 4 Следующая ⇒