Интерфейс JTAG (Boundary Scan)

⇐ ПредыдущаяСтр 18 из 18

Интерфейс JTAG несколько выбивается из ряда вышеописанных, поскольку он используется не для регулярной работы устройств, а только в целях контроля и отладки. Интерфейс, по сути, является внешним, поскольку подразумевает подключение внешнего тестирующего устройства-контроллера.

Стандарт IEEE 1149.1 Boundary Scan Architecture (он же интерфейс JTAG) разработан для тестирования сложных логических схем, установленных в целевое устройство. Тестироваться могут многие современные процессоры, функциональные узлы системных плат, платы расширения (сигналы интерфейса JTAG входят в состав разъема шины PCI). Интерфейс JTAG содержит всего четыре сигнала:

· TMS (Test Mode Select) — сигнал выбора тестового режима.

· TDI (Test Data Input) — входные данные в последовательном двоичном коде.

· TDO (Test Data Output) — выходные данные в последовательном двоичном коде.

· ТСК (Test Clock) — сигнал синхронизации последовательных данных.

Эти сигналы образуют тестовый порт ТАР (Test Access Port), через который тестируемое устройство подключается к тестирующему оборудованию. В задачу тестирующего оборудования входит формирование тестовых сигналов по программе тестирования, определенной разработчиком тестируемого устройства и сравнение полученных результатов с эталонами. Один и тот же контроллер и порт могут использоваться для тестирования любого числа устройств, поддерживающих JTAG. Для этого они соединяются в цепочку (см. рис 2.72), стандартизованный логический формат позволяет контроллеру независимо общаться с каждым из устройств цепочки (для этого, конечно, они должны иметь исправные ячейки JTAG).

Рис. 2.72Цепочка устройств с интерфейсом JTAG

Идея тестирования любой цифровой схемы иллюстрируется рис. 2.73. На ней показана условная цифровая система, имеющая входные, выходные (возможно, с третьим состоянием) и двунаправленные сигналы. Ячейки тестирования B/S врезаются между реальными внешними выводами устройства и собственно логическим устройством — то есть располагаются на логической границе (boundary) устройства. ТАР-контроллер способен сканировать ячейки — управлять ими и считывать с них информацию. Отсюда и пошло название Boundary Scan, которое можно перевести как «сканирование границ».

Рис. 2.73.Логическая структура регистров Boundary Scan

При включенном тестовом режиме ТАР-контроллер может логически отсоединить сигналы от внешних выводов, после чего задавать входные воздействия и считывать результаты — собственно, это и все, что необходимо для тестирования последовательных схем (автоматов с памятью). Прелесть JTAG заключается в том, что независимо от сложности устройства, оно тестируется с помощью всего лишь четырех сигналов — все сложности прячутся в достаточно простые ячейки, «окутывающие» его сигнальные выводы.

· Тестовая логика, встраиваемая в устройство, поддерживающее JTAG, состоит из следующих элементов:

· Тестовый порт ТАР (четыре интерфейсных сигнала).

· ТАР-контроллер, управляющий тестовыми регистрами.

· Регистр инструкций IR (Instruction Register), который принимает последовательный код со входа TDI. Код инструкции используется для выбора исполняемой тестовой операции или регистра тестовых данных, к которым производится обращение.

· Регистры тестовых данных: BPR (ByPass Register), DID (Device Identification Register) и BSR (Boundary Scan Register).

Регистры инструкций и данных представляют собой независимые сдвиговые регистры, соединенные параллельно. На их входы (старшие биты) приходит сигнал TDI, с выходов (младшие биты) снимается сигнал TDO. По каждому положительному перепаду данные продвигаются на один бит.

Регистр BPR имеет длину в один бит. Он используется как кратчайший обходной путь для последовательных данных, когда остальные регистры не участвуют в обмене.

Регистр BSR представляет собой длинный сдвигающий регистр, каждым битом которого являются пограничные ячейки, установленные на всех входных и выходных сигналах процессора. Для двунаправленных сигналов (или их групп), кроме собственно информационных ячеек регистра, соответствующих внешним сигналам, имеются и управляющие ячейки, задающие режим работы информационных ячеек.

32-битный регистр DID содержит идентификатор производителя, код устройства и номер версии, по которым ТАР-контроллер может распознать, с каким устройством он имеет дело.

Кроме этих обязательных регистров, устройство может иметь и специфические дополнительные регистры.

Для интерфейса JTAG существует специальный язык описания устройств BSDL (Boundary Scan Description Language). Состав и порядок следования информационных и управляющих ячеек в сдвиговом регистре данных специфичен для каждого устройства (для чего и существует идентификационный регистр) и сообщается его разработчиками.

В процессорах Pentium в использовании порта ТАР пошли дальше: ввели дополнительный сигнал прерывания R/S#, по которому процессор переходит в зондовый режим отладки. В этом режиме с помощью дополнительных инструкций ТАР возможно общение с регистрами процессора. Таким образом могут быть реализованы отладочные средства, абсолютно не зависящие (и не блокируемые) от программного кода, исполняемого процессором.

Контрольные вопросы.

1. Перечислите особенности малых интерфейсов. Назовите основные интерфейсы ранга И4, использующиеся в мини- и микроЭВМ; каковы требования к их унификации?

2. Перечислите основные внешние и специальные интерфейсы персональных компьютеров класса IBM PC.

3. Охарактеризуйте стандарты параллельного порта (LPT).

4. Опишите интерфейс Centronics и охарактеризуйте его отличие от ИРПР.

5. Сформулируйте основные особенности стандарта IEEE 1284-1994.

6. Опишите отличия ЕРР и ЕСР.

7. Охарактеризуйте направления развития стандарта IEEE 1284.

8. Перечислите последовательные интерфейсы РС и их стандарты.

9. Опишите основные параметры интерфейса RS-232C.

10. Охарактеризуйте интерфейс «Токовая петля» и интерфейс «Инфракрасного порта».

11. Сформулируйте остовые положения интерфейса MIDI.

12. Опишите особенности GAME-порта.

13. Охарактеризуйте интерфейс клавиатуры.

14. Перечислите разновидности интерфейсов с монитором и охарактеризуйте их особенности.

15. Дайте описание интерфейса НГМД.

16. Поясните назначение и область применения интерфейсов НМД ST506/412 и ESDI.

17. Перечислите разновидности интерфейса АТА.

18. Что такое PIO и Ultra DMA?

19. Охарактеризуйте шину SCSI.

20. Поясните назначение шины USB в архитектуре IBM PC и опишите ее основные характеристики.

21. Поясните назначение шины IEEE 1394 – FireWire в архитектуре IBM PC и охарактеризуйте ее.

22. Дайте сравнение шин USB и FireWire.

23. Охарактеризуйте последовательную шину ACCESS Bus и интерфейс I²C.

24. Дайте описание интерфейса JTAG (Boundary scan) и области его применения.

Классификации и описанию интерфейсов посвящена [4]. Там же приведен перечень стандартов на интерфейсы. Системные и малые интерфейсы мини и микроЭВМ рассмотрены в [3, 4, 21, 22, 23], для персональных компьютеров класса IBM PC – в [2], инструментальные интерфейсы – в [4]. Описание регистровой архитектуры LPT и COM-портов ПК можно найти в [2, 22]. Однако при практической работе следует пользоваться непосредственно стандартами, определяющими не только функциональные, но и временные требования.

В данном разделе использованы в основном материалы из [1, 2, 5].

⇐ Предыдущая 9 10 11 12 13 14 15 16 1718