Асинхронные триггеры без разделения процессов записи и чтения.

Иерархия уровня элементов.

1) 1 уровень: простейшие компоненты или элементы (резисторы, конденсаторы, транзисторы, диоды и другие).

2) 2 уровень: логические и запоминающие элементы (инверторы, коньюнкторы, дизъюнкторы, элементы Шеффера, различные виды триггеров).

3) 3 уровень: функциональные узлы (субсистемы), строящиеся на основе предыдущих: дешифраторы, шифраторы, мультиплексоры, сумматоры, регистры, счетчики и другие.

4) 4 уровень: функциональные устройства: АЛУ (арифметико-логическое устройство), запоминающее устройство, устройство управления.

5) 5 уровень: Вычислительная машина в целом (микроконтроллеры, современные программируемые схемы).

Каждый предшествующий уровень является основой для построения устройств последующего уровня. В настоящее время каждый уровень элементов выпускается в виде интегральных микросхем.

ü 1 - уровень набор резисторов

ü 2 - набор элементов «И»

ü 3 - микросхема сумматора

ü 4 - микросхема АЛУ

ü 5 - микросхема микроконтроллера.

Все элементы кроме первого уровня, делятся на две части комбинационные узлы (реагируют на входную комбинацию) и последовательностные устройства (на определенную последовательность выдается результат, описывается графами).

Все цифровые устройства подразделяются на две группы:

1) Комбинационные описываются с помощью переключательных функций (таблицы истинности, карты Карно, и другие формы, ДНФ). В этих устройствах на один и тот же входной символ, получаем всегда один и тот же выходной.

2) Последовательностные описываются с помощью теории автоматов и представляются в виде графов. Эти устройства однозначно преобразуют последовательность входных символов (а не один символ).

Триггерные устройства.

Триггер - последовательностный запоминающий элемент, имеющий два устойчивых состояния (обеспечивается положительной обратной связью). Схем триггеров большое разнообразие, различаются логическим функционированием и способом записи информации.

Классификация триггеров:

1) по логическому функционированию триггеры делят:

ü R.S. (Set, Reset)

ü J.K. (Jump, Kill)

ü D-(Delay)

ü T-(Toggle).

RS менее распространённый.

2) по способу записи информации триггеры делят:

I - деление по наличию синхросигналов. Асинхронные – без синхросигнала, синхронные – с синхросигналом.

II - деление по реакции выхода триггера на запись новой информации во времени, относительно сигнала вызвавшего изменение. Без разделения - изменение происходит, как только появился входной сигнал, с внутренней задержкой – изменение, когда сигнал исчезает.

III - деление по количеству синхросигналов в триггере.

IV - деление аналогично второму, но по реакции выхода, относительно входного синхросигнала.

V - деление в зависимости от вида кодирования синхросигнала.

Условные обозначения триггеров (УГО):

TT – триггер Master-Slave

– двухступенчатый (состоящий из двух триггеров).

ТТ и динамический вход не могут быть вместе.

Триггеры удобно описывать с помощью характеристического уравнения триггера. Q^t – состояние триггера, которое было (в предыдущий момент времени); Q^t⁺¹ – состояние триггера, в котором он перейдет.

C – сигнал, Х – логические воды, Q^t, Q^t⁺¹ – состояния триггера в предыдущий и последующий моменты времени.

Полностью уравнения можно использовать для триггеров без разделения процессов записи-чтения. В триггерах с разделением процессов записи-чтения (с внутренней задержкой) желательно изъять сигнал С.

Асинхронные триггеры без разделения процессов записи и чтения.

RS – триггер.

Триггер сохраняет предыдущее значение. На его входе могут быть следующие комбинации:

Таблица переходов

R S Q Q^t Q^t⁺¹

0 0 * - хранение 0 -> 0

0 1 1 - установка 0 -> 1

1 0 0 - сброс 0 -> 0

1 1 0(1) – R = S = 1 запрещенная комбинация.

Q = f (R, S, Q)

R S Q	Q
0 0 0
0 0 1
0 10
0 1 1
1 0 0
1 0 1
1 1 0	-
1 1 1	-

Получили таблицу истинности, которая описывает работу триггера. Представим ее в виде карт Карно, минимизируем и реализуем на элементах.

Год

«Карта Карно» – число клеток 2ⁿ, где n – число аргументов, в каждой клетке значение функции. Карту рисуют как можно ближе к квадратной, строки и столбцы помечаются половиной аргументов, причем порядок кодов соответствует коду Грея.

Код Грея – зеркальный код. Одноразрядный код.

Младший разряд

0 0 0 0

0 0 0 1 ось отражения

0 0 1 1

0 0 1 0

0 1 1 0

0 1 1 1

0 1 0 1

0 1 0 0

1 1 0 0

1 1 0 1

1 1 1 1

1 1 1 0

1 0 1 1

1 0 0 1

1 0 0 0

Карта Карно:

RS Q
			-
			-

Окончательный вид карты Карно:

Минимизация по единице:

по правилу Де Моргана.

Для карта Карно рисуется просто (1→ 0; 0→ 1).

Если минимизировать функцию по нулям, то триггер примет следующий вид.

См. рис. УГО условно-графическое обозначение.

Предположим что триггер в нуле. Подадим сигналы, которые будут способствовать его установке в 1.

1 0 1 0

0 1 1 0

уст сброс хранение запрещ.

Временная диаграмма работы.

Каждая стрелочка – задержка одного элемента.

Данный триггер является основой большинства других триггеров.

D-триггер.

УГО:

D = 0 => Q = 0

D = 1 => Q = 1

После минимизации получаем следующую схему. Проделать тоже, что и предыдущий раз.

В данном триггере отсутствует обратные связи, поэтому и отсутствует режим хранения. Следовательно, данный триггер как независимый элемент практического значения не имеет. Его схема может использоваться лишь в асинхронных автоматах – устройствах, которых имеются обратные связи по определению.

Таблица его переходов.

Т-Триггер

УГО:

таблица переходов:

Т = 0 хранение

Т = 1 инверсия.

Временная диаграмма схемы.

Пусть Q равен 0. триггер находиться в нуле и подадим Т= 1.

После того как Т исчезнет то мы не знаем где остановиться триггер в нуле или единице. Это

зависит от многих факторов. Триггер находиться в нуле пока Т = 0, когда Т перейдет в единицу, Триггер переходит в единицу, но так как Т остается в единице, то их единице триггер возвращается в ноль. Начнется неуправляемое колебание с непредсказуемым периодом и амплитудой. По возвращению Т в нуль, триггер остановиться в одном из состояний в нуле или единице. Состояние 0 или 1 определяется длительностью сигнала Т и электрическими параметрами

используемых элементов.

Вывод: Триггер Т без разделения процессов записи и считывания и без синхросигнала не является триггером как таковым и в практике не используется.

JK – триггер.

УГО:

00 –хранение

01 – сброс

10 – установка

11 – инверсия

При JK равным единице триггер ведет себя аналогично Т-триггеру, следовательно вывод относящийся к Т-триггеру, относиться и к JK-триггеру, без разделения процессов записи, чтения.

RS – триггер.

УГО: данный триггер можно синтезировать нормально, аналогично рассмотренному, добавив входной сигнал С.

Сложность схем оцениваем по расширенному критерию Квайна, который определяется как сумма всех входов и выходов, используемых элементов. Если С = 0, на входах не и , после элементов 1 и 2 единицы - это соответствует режиму хранения для триггерах построенных на элементах 3 и 4. При С = 1 входы R, S через элементы 1 и 2 соответственно инвертируются и воздействуют на триггер 3 и 4, они могут установить триггер в 0 или 1 или сохранить значение.

К=3(входа)*4(триггера)=12 контактов сложность по Квайну.

t_зу асинхронного триггера:

(3)

(3-4)

(4)

(4-3)

t_з_max = 2 τ

D- триггер.

УГО:

Достоинство имеет на один вход меньше. Данный триггер имеет очень большое распространение в данное время.

С = 0 – режим хранения информации. Предположим что Q = 0, = 1, D = 1 теперь С → 1, D остается в 1, Q → 1, a = 0. t_{з 0→ 1} = 3τ (1, 3, 4). Вернем все. D = 0, C = 0, Q = 1, = 0. Потом

С = 1, D = 0, Q = 0, = 1. t_{з 1→ 0} = 3 τ (2, 4, 3). Максимальное быстродействие и минимальные затраты у этого триггера, а значит и минимальную мощность потребления от источника питания, имеет широкое распространение.

Последовательностные узлы, по-другому автоматы. Общая структура автомата выглядит следующим образом. Комбинационный узел, со входами Х₁-X_n, Y₁- Y_n – выходы, и есть элементы памяти (триггеры) φ ₁, φ _{m –}логические входы триггеров и их выходы. φ _–называются функциями возбуждения триггеров.. См. рисунок.

Двухтактные триггеры.

УГО:

M – устанавливаем, S – повторяем. С₁ – запись, С₂ – считывание. Выходы Q и не изменяют своего значения, после снятия С₁, появляется С₂. По сигналу С₂, информация занесенная в триггер М перезаписывается в триггер S и появляется на выходе. Таким образом, процессы записи и считывания разнесены во времени.

Период следования импульсов Т_с = 3τ (м) +3τ (s) = 6τ. К = 24.

Недостаток наличие двух синхросигналов. Если сравнивать с RS без разделения то, более затратный, но если автомат, то по-другому никак.

Год

Преобразование вида логического функционирования триггера.

X=> Y.

X, Y – входные логические сигналы триггера.

Схема соответствует для преобразования любых триггеров, не зависимо от вида синхросигнала. Триггера без разделения процессов записи/чтения можно синтезировать и С вход (см. штриховую линию). С в кружочке является не обязательным входом.

1) приводят характеристические уравнения двух триггеров в виде таблицы истинности.

2) из уравнений выделяют таблицу истинности, в которых аргументами являются Y, а функциями Х.

3) минимизируют совместно функции Х.

4) на основе полученных выражений строят комбинационный узел и триггер в целом.

Пример: RS => JK.

Так как JK триггер может существовать только с внутренней задержкой, то и RS должен быть выбран с внутренней задержкой (либо 2- ступенчатый, либо с динамическим входом).

Запишем характеристическое уравнение данного триггера, а затем того триггера, которого хотим построить:

1)

J K Q Q

R S

0 0 0 → ← 0 0

0 0 1 → ← 0 0

0 1 0 → ← 0 0

0 1 1 → ← 1 0

1 0 0 → ← 0 1

1 0 1 → ← 0 0

1 1 0 → ← 0 1

1 1 1 → ← 1 0

2) Удаляем Q получаем таблицу истинности:

J K Q

Таблица истинности комбинационного узла: R = f₁(J, K, Q) S = f₂(J, K, Q)

R S

0 0 0 0 0

0 0 1 0 0

0 1 0 0 0

0 1 1 1 0

1 0 0 0 1

1 0 1 0 0

1 1 0 0 1

1 1 1 1 0

3) Минимизируем функцию с помощью карт Карно.

S = J∙

R = K∙ Q

4)

РЕГИСТРЫ

Регистрами называют последовательные функциональные узлы, осуществляющие прием, хранение и выдачу информации.

Основные микрооперации –

1) сброс регистра. RG: =0

2) Прием числа а) в прямом коде RG: =X

б) в обратном коде RG: = ┐ X

3) Хранение (RG: =RG)

4) Выдача числа:

а) в прямом коде Y: =RG

б) в обратном коде Y: = ┐ RG

5) сдвиг содержимого регистра (числа)

а) на один разряд вправо RG: = R1(RG)

б) на один разряд влево. RG: = L1(RG)

Классификация регистров. По способу записи и выдачи информации.

По способу записи информации в регистр их делят на:

а) Параллельные или статические – запись информации осуществляется во все разряды одновременно.

б) Последовательные или сдвигающие – запись осуществляется по одному разряду, последовательно во времени. При приеме одно разряда данных, при этом содержимое регистра сдвигается на один разряд

в) Последовательно-параллельное – имеют ба способа записи

По способу выдачи информации регистры делят на:

а) Однофазные – выдача только прямого значения Y.

б) Парафазные – выдается как Y, так и его инверсия.

По способу начальной установки регистры делят на:

а) с асинхронной начальной установкой (без использования синхросигнала).

б) с установкой по синхросигналу (процесс установки совпадает с синхросигналом).

По отношению к операции сдвига регистры делят на:

а) не имеющие, данной операции.

б) сдвигающие вправо.

в) сдвигающие влево.

г) реверсивные – имеющие оба направления сдвига.

УГО регистра.

- 0, 1, z выход с тремя состояниями. z – высокое импедантное состояние (выходов нет)

С – синхросигнал (исполнительный) по которому выполняются микрооперации.

S₁ S₀ Функция

0 0 хранение

0 1 сдвиг вправо (R1)

1 0 сдвиг влево (L1)

1 1 прием параллельного кода (сброс)

D_R и D_L – последовательные входы при сдвиге вправо и влево соответственно.

Q₀ и Q₃ – выходы регистра (Q₀ – младший).

D₀ – D₃ – входы параллельной загрузки.

С₁ – дополнительный синхросигнал для приема кода через входы D.

R – вход начальной установки в «0» (сброс).

СS – перевод микросхемы в третье состояние (z).

CS = 0 - выходы в z состоянии.

↔ - реверсивный.

→ - сдвигающий вправо

← - сдвигающий влево.

Регистр защелка.

Данный регистр построен на триггерах – «защелках» (синхронных D-триггерах, без разделения процесса записи/чтения). Минимальные затраты (наименьшая потребляемая мощность от источника питания) и максимальное быстродействие.

УГО:

Регистр имеет максимальное быстродействие и минимальные затраты. Виде последнего и имеет наименьшую потребляемую мощность от источников писания.

Сдвигающие регистры.

Строятся на основе триггеров с разделением процесса записи/чтения.

Регистр со сдвигом вправо удобнее строить на D-триггерах.

УГО:

В качестве триггеров могут использоваться только триггеры с разделением процесса записи/считывания. Если поставить в схему триггер-защелку, то после появления сигнала «сдвиг», информация со входа D_R запишется в первый (нулевой) разряд. Так как С будет все еще активно, то это же значение запишется в первый Q₁ разряд, во второй Q₂, и так далее то есть значение D_R запишется во все разряды одновременно и не будет сдвига на один разряд. Регистр, сдвигающий влево строиться аналогично, но на вход D заводиться выход с более старшего разряда. На самый старший разряд заводят вход D_L.

Год

СЧЕТЧИКИ.

Счетчики – последовательностные узлы, предназначенные для подсчета числа импульсов, поступивших на их вход и фиксации результата в том или ином входе.

Счетчики характеризуются модулем счета, который показывает емкость счетчика или число внутренних состояний. То есть модуль счета – это число импульсов, которое может подсчитать счетчик до своего переполнения.

Основные микрооперации выполняемые счетчиком:

1) CТ: = 0 обнуление счетчика

2) CТ: = Х начальная установка.

3) CТ: = СТ хранение кода.

4) CТ: = СТ+1 прямой счет.

5) CТ: = СТ-1 обратный счет.

6) Y: = СТ; Y: = ┐ СТ выдача результата в прямом и обратном коде.

7) CТ: = ┐ СТ инвертирование содержимого счетчика

Классификация производиться по 4 признакам:

1) по направлению счета делят на:

а) суммирующие б) вычитающие в) реверсивные.

2) По организации получения результата.

а) с последовательным переносом б) параллельным переносом

в) со сквозным переносом г) комбинированным переносом.

3) По используемой системе исчисления.

а) двоичные (модуль счета равен 2ⁿ) б) недвоичные (модуль счета не равен 2ⁿ).

4) По наличию дополнительного синхросигнала.

а) асинхронные (счетчик имеет один вход, изменение на котором и считается входным счетным импульсом).

б) синхронные (счетчик имеет два входа, счетный и синхро-вход, причем счетный вход может не иметь перепадов, при наличии очередного импульса).

УГО:

← синхронный счетчик.

С – синхро-вход;

S₁ S₀ Состояние

0 0 хранение

0 1 +1

1 0 -1

1 1 прием параллельного кода.

D_i – входы параллельной начальной загрузки.

R – вход сброса в «0».

CS – перевод выходов в третье состояние (CS = 0)

Q_i – выходы разрядов счетчика.

С_I, C₀ – вход и выход переноса соответственно.

→ - суммирующий счетчик.

← - вычитающий счетчик.

СТ_2-10 – двоичный и десятичный счетчик.

← асинхронный.

Параметры, характеризующие динамические свойства счетчиков.

1) Это время установления или время реакции - интервал времени от начала подачи входного сигнала, до формирования выходного кода, на всех выходах t_уст.

2) Время задержки переноса – это интервал времени от входного сигнала до появления сигналов

на в ходах всех триггеров. t_з.пер.

3) t_u _min. – минимальная длительность входного сигнала.

4) T_min - минимальная период входных сигналов или максимальная частота работы.

Год

Реверсивные счетчики.

Это счетчики выполняющие, по крайней мере, 2 микрооперации: суммирование и вычитание. Существует два способа реализации данного счетчика:

а) Изменением межразрядных связей б) Обращение кодов.

При 1 верхние элементы И₍₁₎ заблокированы. Через нижние элементы проходит инверсное значение выхода предыдущего триггера на вход последнего триггера.

Получаем схему суммирующего счетчика с последовательным переносом.

При 0 уже заблокированы нижние элементы «И-НЕ» и прямые значения с выходов триггеров поступают на вход следующих триггеров (элемент 1, 3). Получаем схему вычитающего счетчика с последовательным переносом.

б) Способ обращения кодов.

Прямое Обращенное

0 0 0 1 1 1

0 0 1 1 1 0

0 1 0 1 0 1

0 1 1 1 0 0

1 0 0 0 1 1

1 0 1 0 1 0

1 1 0 0 0 1

1 1 1 0 0 0 (инверсный «обращенный» код)

При увеличении прямого кода на единицу инверсное значение на единицу уменьшается. Следовательно, чтобы менять суммирование и вычитание необходимо выдавать на выход прямое значение триггеров при суммировании и инверсное при вычитании.

Однако при этом смена направления счета приводит к скачкообразному изменению кода на выходе. Чтобы смена направления счета не изменяла код необходимо выполнить двойное инвертирование: инвертировать содержание счетчика и выдавать противоположное значение с выходов триггеров. (Если выдавалось прямое значение, то перейти на инверсное или наоборот).

Метод блокировки переносов

Данный метод использует формальный синтез счетчика. В результате синтеза получается счетчик в параллельным переносом.

Данный метод рассмотрим на примере двоично-десятичного счетчика. В двоично-десятичных счетчиках считается, что цифра от 0 до 9 предустановленна четырьмя разрядами.

“0” 0000

…………... Коды от 0 до 9 считаются разрешенными

“9” 1001.

“10” 1010

…………… Запрещенные коды.

“15” 1111.

Такие четыре двоичных разряда называют тетраида или декада.

Построим счетчик на основе JK-триггеров.

устан. или инверт сброс или инверт. хран. или установка

устан. или инверт.

Q старое	Q новое	J₈K₈	J₄K₄	J₂K₂	J₁K₁
Q₈ Q₄ Q₂ Q₁	Q₈ Q₄ Q₂ Q₁
0 0 0 0	0 0 0 1	0 *	0 *	0 *	1 *
0 0 0 1	0 0 1 0	0 *	0 *	1 *	* 1
0 0 1 0	0 0 1 1	0 *	0 *	* 0	1 *
0 0 1 1	0 1 0 0	0 *	1 *	* 1	* 1
0 1 0 0	0 1 0 1	0 *	* 0	0 *	1 *
0 1 0 1	0 1 1 0	0 *	* 0	1 *	* 1
0 1 1 0	0 1 1 1	0 *	* 0	* 0	1 *
0 1 1 1	1 0 0 0	1 *	* 1	* 1	* 1
1 0 0 0	1 0 0 1	* 0	0 *	0 *	1 *
1 0 0 1	0 0 0 0	* 1	0 *	0 *	* 1

* - безразличная комбинация - - запрещённая

Выполняем совместную минимизацию с целью получения минимальной схемы. Звездочка (*) в Карте Карно означает, что может быть как 0 так и 1, поэтому * можно объединять с единицами.

“-” – запрещенная комбинация для данного счетчика. → без различно чему будут равняться J и K в данной клетке, так как такая комбинация в счетчике не встречается. Таким образом, “-” можно объединить с единицей.

На схеме " ----" – блокирует перенос с 9 на 10 и делают 0.

…...

Предположим, что все разряды в нуле. Так как , то схема из трех зарядов представляет собой обычный двоичный счетчик с модулем 8. J₈ при счете от 0 до 6 равно нулю – следовательно, счетчик считает как обычный двоичный, от 0 (0000) до 7(0111). Комбинация 7 устанавливает J₈ = 1 и счетчик станет 1000, заблокирует перенос из Q₁ в Q₂. На K₈ = 0, следовательно, следующее состояние счетчика 9. Она устанавливает K₈ в единицу, блокировка благодарясохраняется, а разряд Q₁ меняется каждый раз так как .

Следовательно, следующее состояние окажется все нули (0000), то есть начальное. Счетчик имеет модуль m=10 и цикл от 0 до 9.

После синтеза необходимо проверить поведение счетчика в запрещенных комбинациях и обеспечить его самовосстановление в случае его попадания в запрещенную комбинацию.

1010(10)

1011(11)

1100(12)

1101(13)

1110(14)

1111(15) – список запрещенных комбинаций.

Проверка восстанавливаемости:

Q^t	Q^t+1
Q₈ Q₄ Q₂ Q₁	Q₈ Q₄ Q₂ Q₁	J₁ K₁ J₂ K₂ J₄ K₁₄ J₈ K₈
1 0 1 0 1 0 1 1	1 0 1 1 0 1 1 0	11 00 00 00 11 00 11 01
1 1 0 0 1 1 0 1	1 1 0 1 0 1 0 0	11 00 00 00 11 00 00 01
1 1 1 0 1 1 1 1	1 1 1 1 0 0 1 1	11 00 00 00 11 00 11 11

Проверка показала, что счетчик самовосстанавливаемый, так как за один или два такта, из любого запрещенного состояния перейдет в разрешенное состояние.

Счетчики формально синтезируемые получаются с параллельным переносом или сквозным. Последний вариант получают, если в функции возбуждения некоторых триггеров используют на прямую функцию возбуждения других триггеров. Например в рассматриваемом примере можно было написать:

Год

Дешифраторы.

Дешифратор – комбинационный узел, который преобразует двоичный позиционный код в код 1 из n. Код 1 из n – это код, в котором одна единица.

УГО:

n=2^m, где n – число выходов, m – число входов. Если Е = 0, то на выходе все 0, если Е = 1, то идет обычная работа дешифратора.

E x₂ x₁ x₀	y₀ y₁ y₂ y₃ y₄ y₅ y₆ y₇
0 * * *	0 0 0 0 0 0 0 0
1 0 0 0	1 0 0 0 0 0 0 0
1 0 0 1	0 1 0 0 0 0 0 0
1 0 1 0	0 0 1 0 0 0 0 0
…………	…………………..
1 1 1 1	0 0 0 0 0 0 0 1

Классификация дешифраторов.

Дешифраторы различают по внешним и внутренним признакам.

1) По количеству выходов делят на

а) полные: n=2^m;

б)не полные: n< 2^m.

2) По внутренне структуре:

а) линейный (параллельный);

б) пирамидальный;

в) прямоугольный.

Линейный дешифратор (параллельный).

Данная система передаточных функций описывает функционирование линейного дешифратора.

Построим дешифратор 2 → 4.

Дешифраторы с обычными и инверсными выходами имеют следующие функции:

;

Если выходы у дешифратора инверсные, то вход Е так же инверсный, это обеспечивает наращивание разрядности дешифратора, без дополнительных элементов.

Два инвертора подряд установлены для обеспечения входов дешифратора равносильных входу одного элемента.

Особенности схемы:

1) Дешифратор имеет самое высокое быстродействие из всех известных;

2) C увеличением количества выходов растет число элементов «И», количество входов элементов «И» и нагрузка на инверторы одновременно.

Дешифратор 1 → 2.

Наращивание дешифраторов.

а) Пирамидальное наращивание: построить дешифратор 4 → 16 на основе 2 → 4.

На рисунке представлена двухъярусная схема, однако число ярусов может быть 3, 4 и более. Входные сигналы х_i не обязательно должны следовать по порядку. Однако в этом случае не

по порядку будут и выходы.

Если наращивание начинать с одного разряда, использовать дешифраторы 1→ 2 и представить схему на логических элементах, то получиться пирамидальный дешифратор.

Недостатком данного дешифратора – большая задержка при большом числе разрядов.

б) Прямоугольное наращивание: построить 4 → 16 на основе 2 → 4.

Набор элементов «И» называют матричным дешифратором.

На схеме представлен один уровень наращивания, если дважды представить данную схему, то следующий уровень прямоугольного наращивания может быть получен дополнительно с помощью 16х16 = 256 дополнительных элементов «И».

Если дешифраторы 1 и 2 имеют 1 выход на два входа и реализованы на логических элементах, то полученная схема представляет собой прямоугольный дешифратор.

Данная схема имеет аналогичные особенности как и пирамидальная. Более целесообразна при использовании небольшого количества выходов дешифратора (так как количество необходимых элементов «И» зависит от используемого числа входов.

Реализация комбинационных схем (узлов) с помощью дешифратора.

Дешифратор с прямыми выходами формирует полную схему элементарных конъюнкций для всех комбинаций входных переменных; дополнив дешифратор элементом «ИЛИ» входы которого соединены с теми выходами дешифратора, которые соответствуют константы.

Единицы реализуемой функции, получим требуемую схему.

Пусть есть дешифратор 3→ 8, и мы хотим получить схему, реализующую следующую переключательную функцию:

х₂х₁х₀ у

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 0

Функцию можно получить объединяя единицы (на рисунке двойной линией) или конституанты нуля (на рисунке одной тонкой линией). Во втором случае, вместо элементов «ИЛИ» устанавливают элемент «ИЛИ-НЕ» (В данном случае выход).

Если дешифратор имеет инверсные выходы, то элементы «ИЛИ», «ИЛИ-НЕ» меняют на «И-НЕ» и «И» соответственно.

Если необходимо получить несколько выходов, то для каждой функции требуется лишь дополнительный элемент «ИЛИ» дешифратор же остается тот же.

Если число аргументов превышает число входов дешифратора, то необходимо наращивание дешифратора, при этом так как используются не все выходы дешифратора можно упростить схему сложного дешифратора.

Пример: 4 переменных, дешифратор 2 → 4.

х₃х₂х₁х₀ у

0 0 0 0 0

0 0 0 1 0

0 0 1 0 1

0 0 1 1 1

0 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 0

1 0 0 1 1

1 0 1 0 0

1 0 1 1 1

1 1 0 0 0

1 1 0 1 1

1 1 1 0 0

1 1 1 1 1

Если во втором ярусе один из выходов какого-нибудь дешифраторов не используется, то его устанавливать не целесообразно. Аналогично, если все выходы дешифраторы используются, то такой дешифратор тоже не устанавливается и вместо его выходов на вход элемента «ИЛИ» заводят вход разрешения удаленного дешифратора.

Перераспределяя аргументы функции между входами дешифратора можно упростить схему.

Запишем исследуемую карту в виде Карты Карно:

I: x₂ = 1; x₀ = 1 → y = 1;

II: x₂ = 1; x₀ = 0 → y = 0;

III: x₂ = 0; x₀ = 1 → y₁;

IV: x₂ = 0; x₀ = 0 → y₀;

Схема преобразователя выглядит следующим образом:

Таким образом, мы получили упрощенную схему на основе дешифратора.

Шифратор.

Реализует функцию обратную дешифратору, т.е. преобразует код 1 из n в двоично-позиционный. На входе шифратора одна и только одна единица, на выходе – двоичный код, соответствующий номеру входа, на котором присутствует единица.

УГО:

Составим таблицу истинности:

12 3 4 5 6 7 8 9 10 Следующая ⇒