Анализ схемы на мультиплексоре

При реализации схем аргументы, как правило, поступают на управляющие входы (как правило).

Год

Синтез

Формула задана таблицей истинности.

х₁х₂	y
0 0
0 1
1 0
1 1

Если x₁=0 x₂=0 ( из таблицы), то должен работать x₀, следовательно, должно быть равно «0».

При синтезе по существу значения из таблицы истинности реализуемой функции переносятся на информационные входы.

С помощью мультиплексора можно реализовать любую переключательную функцию, число аргументов которой, не превышает число управляющих входов мультиплексора.

С помощью данной схемы можно программировать мультиплексор на выполнение любого вида функции. Для воспроизведения функций от произвольно большого числа переменных. используется многоярусная схема.

Воспроизведение функций большого числа переменных

Если число переменных больше чем число входом мультиплексора, то необходимо выполнить декомпозицию исходных функций по Шеннону.

Предположим, нам задана функция 5 переменных, а мультиплексоры только 4 в 1, и 8 в 1. в этом случае исходную функцию можно представить следующим образом.

Y = f(x₄, x₃, x₂, x₁, x₀) =

f_i можно получить с помощью 4 мультиплексоров 8 → 1. Само же выражение для у представляет собой функцию, которая описывает работу мультиплексора 4 → 1, у которого на входу управление поданы х₄, х₃. В результате получаем следующую схему:

Например, реализуем функцию 4 переменных на мультиплексорах 4 → 1.

x₃x₂x₁x₀ Y

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 1(f₀)

0 1 0 0 1

0 1 0 1 1

0 1 1 0 0

0 1 1 1 0(f₁)

1 0 0 0 0

1 0 0 1 1

1 0 1 0 0

1 0 1 1 1(f₂)

1 1 0 0 1

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0(f₃)

f₀получается х₃, х₂ = 0 и так далее. f₀ = f₂ в данной схеме. Можно упростить.

Полученная схема может быть использована в качестве программируемого модуля. Однако, если нужно получить только одну функцию, то надо постараться уменьшить число мультиплексоров в первом ярусе. Мультиплексор можно не устанавливать, если на всех его входах нули или единицы, а также, если он формирует функцию, совпадающую с функцией на другом мультиплексоре.

Добиваться таких ситуаций можно путем перераспределения аргументов функции между входами мультиплексоров, что удобно выполнять по картам Карно. В нашем примере f₀ = f₂ следовательно можно не устанавливать мультиплексор 3, а на вход мультиплексора 5 х₂ тоже завести f₀.

Попробуем перераспределить х по карте Карно.

На 5 подаем х₂, х₀. f₀ =0. f₁=1. f₂ = , f₃ = , следовательно нужен только 3 и 4 мультиплексор.

Схема после устранения 1 и 2 мультиплексора.

Рассмотрим частные случаи:

Если не хватает в мультиплексоре всего одной переменной, то все f₂ являются функциями от одной переменной множество таких функций не велико: (Y = 1, Y = 0, , Y = x) в худшем случае потребуется всего один инвертор для реализации такой функции. Всегда надо стараться избегать и этого. Построим исходную функцию 4-х переменных на мультиплексоре 8 → 1.

Все выше рассмотренное относилось и к случаю, если не хватает двух переменных.

В данном случае возможно 16 видов . Больше всего затрат требуется на имеющие следующий вид: а) , менее сложное б) и самая простая, за исключением const в) .

Следовательно при перераспределении надо постараться сделать так, чтобы либо равнялись константе, либо имели вид в).

Построим функцию 4-х переменных на мультиплексоре 4 → 1.

f₀ =0. f₁=1. f₂ = , f₃ = .

Функция была бы проще, если бы число единиц было четным.

Демультиплексор(ДМ)

Демультиплексор – это узел, выполняющий функцию, обратную мультиплексору, то есть подключает свой единственный вход к одному из выходов.

Если Е = 0 → Z_i = 0.

Вход Е – вход разрешения или вход стробирования.

По реализуемым зависимостям и схемотехнике демультиплексора без стробирования совпадает с дешифратором. В качестве входа Х DM при этом является вход Е – дешифратора.

Демультиплексор со стробированием:

Как правило, выпускаемые дешифраторы имеют в своем составе элемент «И» для возможности построения DMX со стробированием. При этом входы называют Е₁, Е₂ и т.д.

Сумматор

Арифметические сумматоры предназначены для выполнения операции арифметического суммирования. Существуют последовательные и комбинационные.

Классификация:

I) По структуре:

1) Комбинационный сумматор, выполняющий операцию S = A+B. Данный сумматор не содержит элементов памяти.

2) Накапливающий сумматор, выполняющий операцию S = S+A. Это сумматор, содержащий элементы памяти. Это в чистом виде цифровое интегрирование.

II) По длине обрабатываемых слов:

1) Одноразрядные: в зависимости от количества входов и выходов

а) сумматор по модулю 2 (два входа и выход суммы);

б) полусумматор: два входа и два выхода – суммы и переносы;

в) одноразрядный полный сумматор – три входа, два выхода. В нем добавлен вход переноса.

2) Многоразрядные:

а) последовательные (последовательно во времени);

б) параллельные – все разряды получаются одновременно по распространению

переноса;

б.1) с последовательным переносом;

б.2) с параллельным переносом (все разряды суммируются одновременно);

б.3) с групповым переносом:

б.3.1) сумматор с параллельно-параллельным переносом;

б.3.2) сумматор с параллельно-цепным переносом.

Все сумматоры, кроме накапливающего, и с последовательным переносом – комбинационные.

3) По исп. системе счисления:

- двоичные

- двоично-десятичное

- другая система счисления

Сумматор по модулю 2

Одноразрядные сумматоры.

Это комбинационный узел

a b	S
0 0
0 1
1 0
1 1

Поставив двойную инверсию и опустив по правилу де Моргана, получим следующую схему.

Сумматор по модулю два по своей функции совпадает с исключающим «ИЛИ»:

Одноразрядный полный сумматор

УГО:

S – сумма, С_I, C₀ – вход и выход переноса (input, output).

Таблица истинности функционирования:

a b C_I	S C₀
0 0 0	0 0
0 0 1	1 0
0 1 0	1 0
0 1 1	0 1
1 0 0	1 0
1 0 1	0 1
1 1 0	0 1
1 1 1	1 1

При минимизации С – это максимум быстродействия.

Единицы между собой не склеиваются.

Используя элемент изображенный ниже получим

Карта Карно для

Эта функция не совпадает с функцией S только в двух клетках.

умножим на ноль верхнюю левую клетку.

Реализуем сумматор на основе элементов «И», «ИЛИ-НЕ».

S и C имеют свойство самодвойственности, если инверт. все переменные, инверт. и функции.

Имеем:

УГО:

Функции S и С₀ обладают свойством самодвойственности, поэтому УГО можно представить как показано на рисунке.

Многоразрядный параллельный сумматор с последовательным переносом

Количество элементов = 2n «И-ИЛИ-НЕ» + 1, 5n «НЕ». Считаем, что n – четно:

t_з_s = (n-1)τ +2τ = (n+1)τ + τ («не») (от входного до последнего сумматора)

(n-1) – распространение переноса; 2τ – S_n_-1.

Задержка зависит от разрядности.

t_з_c = (n-1)τ +τ = nτ + τ («не»)

Особенности схемы:

Небольшие затраты, но большая задержка. Целесообразно строить такие сумматоры при малой разрядности (4-5).

Многоразрядный комбинационный сумматор с параллельным переносом

Рассмотрим процесс суммирования многоразрядного числа начиная с младшего разряда с точки зрения реализуемой функции на выходе:

Для реализации полученной системы необходима трехъярусная схема имеющая задержку

t_з = 3τ.

Причем в первом ярусе инверторы для инверсии a_i, b_i.

Второй ярус конъюнкторы для получения произведений

Третий ярус дизъюнкторы для формирования результата.

Получаем быструю схему, но очень сложную по затратам.

При реальной реализации сумматора с параллельным переносом вводят две дополнительные функции:

- функцию генерации переноса;

- функцию прозрачности для переноса.

Функция генерации переноса показывает, что в данном разряде на выходе появляется перенос вне зависимости от того был ли он на входе

Функция прозрачности для переноса показывает, что перенос появиться на выходе, если он был на входе

Представим функции переноса в терминах g и h.

Построим 4-х разрядный сумматор: перенос из 0-^го разряда:

Быстродействие: Вне зависимости от числа разрядов.

Особенности схемы:

1) Одноразрядный сумматор не имеет выходов переноса;

2) Переносы во все разряды формируются одновременно не зависимо от числа разрядов;

3) С увеличением разрядности – сильно аппаратурные затраты:

а) увеличивается число элементов на один разряд;

б) растет число входов у элементов;

в) увеличивается нагрузка на h_i, особенно с индексом n/2.

Сумматор с групповым переносом

Различают параллельно-параллельный и параллельно-цепной перенос. В сумматорах с групповым переносом весь сумматор делиться на группы. Внутри группы организуется параллельный перенос, между группами в зависимости от разновидности перенос параллельный или цепной (сквозной). Для каждой группы формируют функцию генерации переноса в группе G и функцию прозрачности в группы для переноса Н. Эти функции имеют??? аналогичный уже рассмотренным g и h, т.е. G =1, если перенос сгенерировался в данной группе, Н = 1 – показывает, что перенос на входе данной группы пройдет на выход.

Если в группе k – разрядов, то функция прозрачности равна H = h₀h₁… h_k_-1. группа прозрачна, если прозрачны все ее разряды.

G = 1, если перенос сгенерировался в каком-либо разряде данной группы, а более старшие разряды данной группы прозрачны:

и т.д.

Узлы для формирования межгрупповых переносов выпускают в виде отдельных микросхем, так как эти схемы сложны. Эти микросхемы называются схемами ускоренного переноса.

Год

Двоично-десятичный сумматор

Двоично-десятичный сумматор – является узлом комбинационного типа и предназначен для суммирования двух двоичных, десятичных чисел.

Суммирование выполняется в два этапа:

1) два числа суммируют, как обычные четырех разрядные двоичные числа.

2) коррекция результата.

А, В = (0-9)

S = 0 – 9 + 9 + 1 = 19 можно разбить на три диапазона:

0 – 9

10 – 15 (-10 = +6) c = 1(перенос равный 1).

16 – 19 (-10 = +6) (+6 для четырехразрядного)

Коррекция – выявление в какой диапазон попал результат.

10001(17) +10001(17)

- 01010(10) 00110(6)

0111 0111 (тоже самое)

Так как слагаемое А и В имеют диапазон от 0 до 9, то сумма с учетом возможного входного переноса может принимать значения от 0 до 19.

Весь диапазон от 0 до 19 разобьем на три поддиапазона первый от 0 до 9, второй от 10 до 15, третий от 16 до 19.

Если результат двоичного суммирования окажется в первом диапазоне, коррекция не требуется.

Если во втором, то необходимо вычесть из результата 10 (или прибавить 6, что для 4-х разрядов тоже самое) и сформировать перенос в следующую тетраду.

Если результат в третьем диапазоне, то так же необходимо вычесть 10 (или прибавить 6), перенос же в старшую тетраду сформируется автоматически при двоичном суммировании.

Следовательно, в схеме требуется два сумматора – один для двоичного суммирования, второй для +6, а также схема для определения поддиапазона и выработки переноса.

Второй диапазон: 1 0 1 0 (10) жирным выделен признак второго поддиапазона.

1011 (11)

1100 (12)

11 01 (13)

1110 (14)

1111 (15)

Элемент 3 выделяет комбинации 10, 11, 12, 13, 14, 15; элемент 4 – 12, 13, 14, 15; 5 формирует перенос, который равен 1, для 2^го и 3^го диапазона и равен 0 для первого. Так как при коррекции добавляется 6, который ноль в младшем разряде, то корректирующий сумматор 2 достаточно иметь трех разрядный.

На входы В данного сумматора, поступает число 3, для диапазонов 2 и 3, и ноль для первого.

Накапливающий сумматор

Последовательностная схема, предназначенная для выполнения операции S = S+A. в частности данный узел можно использовать в качестве цифрового интегратора: .

Перед началом работы регистр обнуляют, подачей сигнала в начальной установке.

На вход А подают А₁ в результате на выходе сумматора получают S`=A₁+ 0= A₁, по первому синхроимпульсу +А₁, результат заноситься в регистр и появляется на выходе. Одновременно он поступает на В вход комбинационного сумматора. На А вход подает А₂. S`=A₁+ A₂ и т.д.

Разрядность А₁ «k» должна быть меньше разрядности суммы m. Если предполагается суммировать m чисел, то соотношение между ними следующее: , знак ] [ - наибольшее целое сверху.

⇐ Предыдущая 1 2 3 4 567 8 9 10 Следующая ⇒