Часть 2. Арифметические сумматоры

Теоретические сведения

Арифметические сумматоры являются основной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используются для формирования физического адреса ячеек памяти в МП с сегментной организацией памяти. В программе EWB арифметические сумматоры представлены в библиотеке Comb'I двумя базовыми устройствами, показанными на рисунке.2.3: полусумматором и полным сумматором. Они имеют следующие названия выводов: А, В – входы слагаемых, ∑ - результат суммирования, С₀ – выход переноса, С_i– вход переноса. Многоразрядный сумматор создается на базе одного полусумматора и n полных сумматоров. В качестве примера на рисунке 2.4 приведена структура трехразрядного сумматора [4]. На входы А1, А2, А3 и В1, В2, В3 подаются первое и второе слагаемые соответственно, а с выходов S1, S2, S3 снимается результат суммирования.


а)	б)

Рисунок 2.3 – Схемы полусумматора (а) и полного сумматора (б)

Рисунок 2.4 – Трехразрядный сумматор

Для исследования внутренней структуры и логики функционирования сумматора как нельзя лучше подходит логический преобразователь. После подключения полусумматора к преобразователю согласно рисунку 2.5, а последовательно нажимаем кнопки и в результате получаем таблицу истинности и булево выражение. Сравнивая полученные результаты с результатами исследования базовых логических элементов в предыдущем разделе, приходим к выводу, что при подключении вывода (полусумматора к зажиму OUT преобразователя (как показано на рисунке 2.5, а)) он выполняет функции элемента Исключающее ИЛИ. Подключив клемму OUT преобразователя к выходу C₀ полусумматора и проделав аналогичные действия, приходим к выводу, что в таком включении полусумматор выполняет функции элемента И. Следовательно, эквивалентная схема полусумматора имеет вид, показанный на рисунке 2.6.


а)	б)

Рисунок 2.5 – Схемы подключения полусумматора (а) и полного сумматора (б) к логическому преобразователю

Рисунок 2.6 – Структура библиотечного полусумматора

В каталоге программы EWB 5.2 имеется схема включения четырехразрядного АЛУ (файл alu181.ca4) на базе серийной микросхемы 74181. В несколько переработанном виде она показана на рисунке 2.7. ИМС 74181 обеспечивает 32 режима работы АЛУ в зависимости от состояния управляющих сигналов на входах М, S0..S3, а также допускает наращивание разрядности (вход CN и выход CN< 4 для переносов). Показанная на рисунке 2.7 схема включения ИМС соответствует режиму сумматора без переноса. Значения четырехразрядных операндов А и В на входе задаются с помощью генератора слова и в шестнадцатиричном коде отображаются одноименными алфавитно-цифровыми индикаторами. На выходах F0..F3 результат суммирования отображается индикатором F. Изменяя состояния сигналов на управляющих входах, можно промоделировать большинство функций АЛУ, используемых в микропроцессорах. Режимы работы генератора слова в схеме рисунок 2.7 и его кодовый набор показаны на рисунке 2.8.

Рисунок 2.7 – Схема включения ИМС 74181 в режиме сумматора без переноса

Задания

1. Выясните внутреннюю структуру полного сумматора, пользуясь схемой его подключения к логическому преобразователю на рисунке 2.5, б и принимая во внимание методику решения аналогичной задачи для полусумматора.

2. Используя опыт работы со схемой на рисунке 2.7, подключите ко входам трехразрядного сумматора на рисунке 2.4 генератор слова, а к выходам – алфавитно-цифровой индикатор с дешифратором и проверьте правильность его функционирования.

3. Проверьте работу ИМС 74181 в режиме сумматора с переносом (на вход Сn подайте сигнал логического нуля).

Рисунок 2.8 – Настройка генератора слова для схемы на рисунке 2.7

Контрольные вопросы

1. Какими замечательными свойствами обладает логический элемент с тремя состояниями, какие задачи цифровой техники он позволил решить?

2. Как включить режим, в котором выход полностью отключается от нагрузки? Пояснить, что происходит в схеме на рисунке 2.1 в этом случае.

3. Чем отличается полусумматор от полного сумматора?

4. Что нужно сделать с сумматором, чтобы он работал аналогично элементу Исключающее ИЛИ?

5. Зачем используется перенос в полусумматорах, сумматорах и АЛУ?

Лабораторная работа №3

Тема: Мультиплексоры и демультиплексоры

Цели: Познакомиться с мультиплексорами и демультиплексорами, провести их исследование в программе EWB, научиться составлять многоразрядные схемы мультиплексоров и демультиплексоров на основе логических элементов.

Теоретические сведения

Назначение мультиплексоров (от английского multiplex – многократный) коммутировать в заданном порядке сигналы, поступающие с нескольких входных шин на одну выходную. У мультиплексора может быть, например, 16 входов и 1 выход. Это означает, что если к этим входам присоединены 16 источников цифровых сигналов – генераторов последовательных цифровых слов, то байты от любого из них можно передавать на единственный выход. Для выбора любого из 16 каналов необходимо иметь 4 входа селекции (2⁴=16), на которые подается двоичный адрес канала. Так, для передачи данных от канала номер 9 на входах селекции необходимо установить код 1001. В силу этого мультиплексоры часто называют селекторами или селекторами-мультиплексорами.

Рисунок 3.1 – Схема двухканального мультиплексора

Мультиплексоры применяются, например в МП 18088 для выдачи на одни и те же выводы МП адреса и данных, что позволяет существенно сократить общее количество выводов микросхемы; в микропроцессорных системах управления мультиплексоры устанавливают на удаленных объектах для возможности передачи информации по одной линии от нескольких установленных на них датчиков.

На рисунке 3.1 приведена схема двухканального мультиплексора, состоящего из элементов ИЛИ, НЕ и двух элементов И.

Рисунок 3.2 – Результаты моделирования двухканального мультиплексора

Рисунок 3.3 – Схема демультиплексора

Результаты моделирования двухканального мультиплексора с помощью логического преобразователя показаны на рисунке 3.2, из которого видно, что его выходной сигнал описывается булевым выражением OUT=BC`+АС, т.е. сигнал из канала А проходит на выход при адресном входе С=0, а из канала И – при С=1, что и соответствует логике работы мультиплексора.

Демультиплексоры в функциональном отношении противоположны мультиплексорам. С их помощью сигналы с одного информационного входа распределяются в требуемой последовательности по нескольким выходам. Выбор нужной выходной шины, как и в мультиплексоре, обеспечивается установкой соответствующего кода на адресных входах. При m адресных входах демультиплексор может иметь до 2^m выходов.

Принцип работы демультиплексора поясним с помощью схемы на рисунке 3.3, на котором обозначено: Х – информационный вход, А – вход адреса, Y0, Y1 – выходы. Схема содержит два элемента И и один элемент НЕ. Из рисунка 3.3 нетрудно увидеть, что при А=0 сигнал информационного входа передается на выход Y0, а при А=1 – на выход Y1. Следует отметить, что промышленностью демультиплексоры как таковые не выпускаются, поскольку режим демультиплексора может быть реализован как частный случай в других устройствах – дешифраторах.

Задания

1. Используя методику анализа двухканального мультиплексора с помощью логического преобразователя, исследуйте внутреннюю структуру сдвоенного четырехканального мультиплексора 74153ю Из сопоставления обозначений выводов этой ИМС и ее отечественного налога К155КП2 следует, что их функциональное назначение таково: А, В – адресные входы, 1G, 2G – инверсные входы разрешения первого и второго мультиплексоров, 1С0…1С3 и 2С0…2С3, 1Y и 2Y – входы и выходы первого и второго мультиплексоров соответственно.

2. Используя методику анализа полусумматора с помощью логического преобразователя, проведите исследование демультипоексора на рисунке 3.3.

Контрольные вопросы

1. Что такое мультиплексор, какого его назначение?

2. Какая закономерность количества входов и выходов мультиплексора? Сколько должно быть входов и выходов, если передаются 7-ми разрядные данные?

3. Что такое демультиплексор, для решения каких задач его можно применить?

4. Каков принцип работы демультиплексора? Пояснить на схеме рисунок 3.3.

Лабораторная работа №4

Тема: Шифраторы и дешифраторы

Цели: Познакомиться с шифраторами и дешифраторами, провести их исследование в программе EWB.

Теоретические сведения

Шифраторы (кодеры) используются для преобразования десятичных чисел в двоичный или двоично-десятичный код, например, в микрокалькуляторах, в которых нажатие десятичной клавиши соответствует генерация соответствующего двоичного кода. Поскольку возможно нажатие сразу нескольких клавиш, в шифраторах используется принцип приоритета старшего разряда, т.е. при нажатии клавиш 9, 5 и 2 на выходе шифратора будет код 1001, соответствующий цифре 9. Следует отметить, что шифраторы как отдельный класс функционирования устройств представлены в наиболее богатой ТТЛ-серии всего двумя ИМС – 74147 и 74148, причем последняя ИМС имеется в библиотеке EWB. Ее схема включения показана на рисунке 4.1.

Рисунок 4.1 – Схема включения ИМС 74148

Назначение выводов ИМС 74148: 0…7 – входы: А0, А1, А2 – выходы: E1 – вход разрешения, E0, GS – выходы для каскадирования дешифратора. При моделировании необходимо обратить внимание на реализацию принципа приоритета, при этом следует учесть, что все входы и выходы – инверсные (на функциональной схеме ИМС в программе EWB они ошибочно показаны прямыми)

Режим работы используемого в схеме на рисунке 4.1 генератора слова показаны на рисунке 4.2. Дешифратор (декодер) – устройство с несколькими входами и выходами, у которого определенным комбинациям входных сигналов соответствует активное состояние одного из выходов, т.е. дешифратор является обращенным по входам демультиплексором, у которого адресные входы стали информационными, а бывший информационный вход стал входом разрешения. Поэтому часто дешифраторы называют дешифраторами-демультиплексорми и наоборот.

Дешифраторы и демультиплексоры в виде серийных ИМС средней степени интеграции широко используется в информационно-измерительной технике и микропроцессорных системах управления, в частности, в качестве коммутаторов-распределителей информационных сигналов и синхроимпульсов, для демультиплексирования данных и адресной логики в запоминающих устройствах, а также для преобразования двоично-десятичного кода в десятичный с целью управления индикаторами и печатающими устройствами.

Рисунок 4.2 – Панель генератора слова с установками для схемы на рисунке 4.1

Дешифраторы как самостоятельные изделия электронной техники имеют 4, 8 или 16 выходов. Если требуется большее число выходов, дешифраторы наращиваются в систему.

Рисунок 4.3 – Схема включения дешифратора 74154

В качестве примера на рисунке 4.3 приведена схема включения дешифратора 74154. ИМС 74154 имеет четыре адресных входа А, B, C, D, два входа разрешения G1, G2 и шестнадцать выходов 0…15 (выходы не прямые, как ошибочно обозначено в EWB, а инверсные, т.е. в исходном состоянии на выходах сигнал логической единицы). В режиме дешифратора с генератора слова на входы G1, G2 подается 0, а на адресные входы – код в диапазоне 0000…1111. В режиме демультиплексора один из разрешающих входов, например G1, используется в качестве информационного. Информационный сигнал в виде логического ноль с этого выхода распределяется по выходам 0…15 в соответствии с состоянием адресных входов, т.е. режимы дешифратора и демультиплексора практически неразличимы.

Задания

1. Меняя кодовые комбинации в генераторе слова схемы на рисунке 4.1, покажите в чем заключается смысл слова «приоритетный» в названии шифратора типа. 74148.

2. Подготовьте выходные кодовые комбинации генератора слов в схеме на рисунке 4.3, обеспечивающие поочередное включение светоиндикаторов на выходе дешифратора, начиная с выхода 0.

3. Переведите дешифратор в схеме 4.3 в режим демультиплексирования и выполните задание по п.4.

Контрольные вопросы

1. Что такое шифратор, при решении каких задач он используется?

2. Каким образом в шифраторах реализован принцип приоритета старшего разряда?

3. При решении каких задач цифровой техники используется дешифратор?

4. Каков принцип работы дешифратора, чем он схож с демультиплексором?

Лабораторная работа №5

Тема: Устройство контроля четности. Арифметико-логическое устройство

Цели: Познакомиться с устройством контроля четности и арифметико-логическим устройством, провести моделирование и простейшего устройства контроля четности с помощью логических элементов, исследовать его работу. Изучить различные операции, и способы их включения, арифметико-логического устройства.

⇐ Предыдущая 1 2 345 6 7 8 Следующая ⇒