ОРГАНИЗАЦИЯ И ФУНКЦИОНИРОВАНИЕ ЭВМ

Стр 1 из 8Следующая ⇒

Стр.

49 рис.

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РЕСПУБЛИКИ БЕЛАРУСЬ

УЧРЕЖДЕНИЕ ОБРАЗОВАНИЯ

«БАРАНОВИЧСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»

ОРГАНИЗАЦИЯ И ФУНКЦИОНИРОВАНИЕ ЭВМ

Задания и методические указания по выполнению

лабораторных работ для студентов II курса

Специальности

Информационные системы и технологии

Барановичи

РИО БарГУ

УДК 681.3.06: 378.244

Рекомендовано к печати учебно-методической комиссией

инженерного факультета

Составитель:

Филатов М.В.

Рецензенты:

Г. М. Раковцы, старший преподаватель кафедры преподаватель кафедры информационных систем и технологий учреждения образования «Барановичский государственный университет».

Д. А. Ционенко, зав. кафедрой физико-математических дисциплин, к. ф.-м. н.

Организация и функционирование ЭВМ [Текст]: з адания иметодические указания по выполнению лаб. работ для студентов II курса специальности 1-40 01 02 Информационные системы и технологии, инженерного фак. дневной формы обучения:. сост.: М. В. Филатов. — Барановичи: РИО БарГУ, 2010. — 62 с.

Данное издание включает в себя лабораторные работы, содержащие краткий теоретический материал, задания для самостоятельного выполнения, а также контрольные вопросы.

Методические указания и задания к лабораторным работам предназначены для студентов II курса инженерного факультета дневной формы обучения специальности «Информационные системы и технологии»

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ. 4

Лабораторная работа №1. Логические элементы. Цифровой компаратор 5

Лабораторная работа №2. Логический элемент с тремя состояниями. Арифметические сумматоры. 13

Лабораторная работа №3. Мультиплексоры и демультиплексоры.. 20

Лабораторная работа №4. Шифраторы и дешифраторы.. 23

Лабораторная работа №5. Устройство контроля четности. Арифметико-логическое устройство 27

Лабораторная работа №6. Триггерные схемы.. 34

Лабораторная работа №7. Счетчики. Регистры.. 37

Лабораторная работа №8. Оперативное запоминающее устройство. Постоянное запоминающее устройство 50

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ.. 62

ВВЕДЕНИЕ

Дисциплина «Организация и функционирование ЭВМ» ориентирована в первую очередь на формирование у студентов знаний теоретических основ электроники и методологии и методики решения различных задач, получение студентами теоретических знаний и практических навыков использования и проектирования современных электронных средств управления и контроля технологическими объектами машиностроения.

В издании приводятся лабораторные работы, направленные на приобретение навыков построения и использования электронных схем в микроэлектронике, системного анализа и прогнозирования электронных схем, изучение основных узлов ЭВМ, принципа их функционирования и назначения, изучение методики проектирования основных узлов ЭВМ и электронных устройств на основе микропроцессоров.

Для выполнения лабораторных работ, приведенных в издании, рекомендуется использовать программный пакет Electronics Workbench.

Лабораторная работа №1

Тема: Логические элементы. Цифровой компаратор

Цели: Познакомиться с программой для моделирования электронных схем Electronics Workbench, научиться создавать в ней простейшие электронные схемы, исследовать основные логические элементы с ее помощью.

Часть 1. Логические элементы

Теоретические сведения

Известно, что математической основой цифровых вычислительных устройств является двоичная арифметика, в которой используется всего два числа — 0 и 1. Выбор двоичной системы счисления диктовался требованиями простоты технической реализации самых сложных задач с использованием всего одного базового элемента – ключа, который имеет два состояния: включен (замкнут) или выключен (разомкнут). Если первое состояние ключа принять за условную (логическую) единицу, то второе будет отражать условный (логический) ноль или наоборот. Возможные комбинации показаны на рисунках 1.1, 1.2 и 1.3.

а)

б)

Рисунок 1.1 – Схемы электромеханических имитаторов единицы (а) и нуля (б)

На рисунке 1.1 показаны ключи 1 и 0, управляемые клавишами 1 и 0 соответственно, и вспомогательное устройство в виде батареи 5 В с внутренним сопротивлением 100 Ом и лампа накаливания на 6 В с мощностью 30 мВт, которые позволяют судить о состоянии ключа: если он находится в положении 1, лампа горит (рисунок 1.1, а), или не горит если он находится в положении 0 (рисунок 9.1, б).

а)

б)

Рисунок 1.2 – Электромеханические имитаторы логической единицы (а) и нуля (б) в инверсном режиме

Возможно другое расположение ключей по отношению к вспомогательным устройствам, показанное на рисунке 1.2. В этих схемах состояние индикатора нуля или единицы противоположно показанному на рисунке 1.1. При нажатии на клавишу 1 индикатор фиксирует состояние 0 (рисунок 1.2, а) и наоборот (рисунок 1.2, б). Следовательно, схемы на рисунке 1.2 по выходному сигналу (состоянию индикаторных лампочек) обратны (инверсны) по отношению к схемам на рисунке 1.1. Поэтому такие ключи называют инверторами.

Поскольку в цифровых системах содержится огромное количество ключей (только в одном микропроцессоре их несколько миллионов) и они не могут сообщать друг другу о своем состоянии миганием лампочек, то для взаимного обмена информацией используются электрические сигналы напряжений. При этом ключи, как правило, применяются в инверсном режиме в соответствии со схемами рисунок 1.3.

На рисунке 1.3 сопротивление 490 Ом имитирует внутреннее сопротивление нагрузки ключа (аналог коллекторного сопротивления в транзисторном ключе), сопротивление 10 Ом – сопротивление замкнутого электронного ключа, сопротивление 500 Ом – сопротивление разомкнутого ключа с учетом внешней нагрузки. Как видно из рисунка 1.3, наличие на выходе логического нуля (инверсия 1) индуцируется напряжением 100 мВ (в практических конструкциях может быть и больше), а наличие логической единицы – напряжением 2.55 В (нормируется на уровне 2.4 В). Электронные ключи проектируются таким образом, чтобы при наихудших сочетаниях входных и выходных параметров ключи могли различать сигналы логической единицы и нуля.

а)

б)

Рисунок 1.3 – Электромеханические имитаторы логической “1” (а) и “0” (б) в инверсном режиме с индикаторами выходного напряжения

а)

б)

в)

г)

Рисунок 1.4. Графические обозначения буферного элемента (а), элементов И (AND) (б), ИЛИ (OR) (в), Исключающее ИЛИ (XOR) (г) и их инверсные варианты во втором ряду (NOT, NAND, NOR, XNOR соответственно)

В цифровой технике практические аналоги рассмотренных схем принято называть логическими элементами. При этом в зависимости от выполненных функций каждый элемент имеет свое название и соответствующее графическое обозначение. На рисунке 1.4 показаны обозначения базовых логических элементов, принятые в программе EWB.

Электромеханическим аналогом буферного элемента являются имитаторы на рисунке 1.3, а логического элемента НЕ (NOT) – на рисунке 1.2 и 1.3. Электромеханические аналоги двухвходовых элементов И, и НЕ показаны на рисунке 1.5.


а)	б)

Рисунок 1.5 – Электромеханические имитаторы двухвходовых элементов

При наличии в программе EWB такого замечательного инструмента, как логический преобразователь, исследования логических схем целесообразно проводить с его помощью. В качестве примера на рисунке 1.6 приведена схема исследования элемента Исключающее ИЛИ.

Подключение исследуемого элемента к логическому преобразователю очевидно из рисунка 1.6. Очевидно также и то, что при наличии двух входов возможны только четыре комбинации входных сигналов, что отображается на экране преобразователя в виде таблицы истинности, которая генерируется после нажатия клавиши .

Рисунок 1.6 – Исследование логического элемента Исключающее ИЛИ с помощью логического преобразователя

Для получения булева выражения исследуемого элемента необходимо нажать клавишу . Это выражение приводится на дополнительном дисплее, расположенном в нижней части лицевой панели, в виде двух слагаемых, соответствующих выходному сигналу ИСТИНА (сигнал логической единицы на выходе OUT). Сопоставление полученного выражения с таблицей истинности убеждает нас в том, что таких комбинаций действительно две, если учесть, что в полученном выражении приняты следующие обозначения: А`=0 – инверсия А=1, В`=0 – инверсия В=1, знак + соответствует логической операции ИЛИ.

Рисунок 1.7 – Результат синтеза логического устройства по заданной таблице истинности

С помощью логического преобразователя можно проводить не только анализ логических устройств, но и их синтез. Допустим, что нам требуется составить схему и булево выражение для логического элемента, у которого выходная комбинация в таблице истинности не 0110, как на рисунке 1.6, а 1101. Для внесения необходимых изменений отмечаем курсором в столбце OUT подлежащий изменению символ, изменяем его с помощь клавиатуры и затем, перемещаясь по столбцу клавишами управления курсором, изменяем по необходимости символы в других строках. После внесения всех изменений последовательно нажимаем на клавиши и получаем результат, представленный на рисунке 1.7, а его булево выражение – на дополнительном дисплее.

В более общем случае для выполнения синтеза целесообразно действовать следующим образом. Щелчком курсора по иконке логического преобразователя непосредственно на линейке приборов раскрываем его лицевую панель. Активизируем курсором клеммы кнопки А, В..Н (начиная с А), количество которых равно количеству входов синтезируемого устройства. Вносим необходимые изменения в столбец OUT и после нажатия на панели преобразователя указанных выше клавиш управления получаем результат в виде схемы на рабочем поле программы и булево выражение в дополнительном дисплее.

Рисунок 1.8 – Окно установки количества входов логического элемента

В заключение заметим, что для двухвходовых элементов на рисунке 1.4 можно увеличить количество входов до восьми, открывая двойным щелчком по значку компонента диалоговое окно (рисунок 1.8). По умолчанию в этом окне указано минимально возможное число входов, равное двум.

Задания

1. Проведите моделирование оставшихся без рассмотрения двухвходовых логических элементов на рисунке 1.4 с использованием логического преобразователя и установите для каждого из них соответствие таблицы истинности и булева выражения.

2. Разработайте схемы электромеханических имитаторов двухвходовых логических элементов на рисунке 1.4 (за исключением элемента И).

3. Проведите синтез трехвходового логического устройства с выходной комбинацией 10011110 в таблице истинности.

Теоретические сведения

Цифровые компараторы (от английского compare – сравнивать) выполняют сравнение двух чисел А, В одинаковой разрядности, заданных в двоичном или двоично-десятичном коде. В зависимости от схемного исполнения компараторы могут определять равенство А=В или неравенства А< В, А> В. Результат сравнения отображается в виде логического сигнала на одноименных выходах.

Цифровые компараторы применяются для выявления нужного числа (слова) в цифровых последовательностях, для отметки времени в часовых приборах, для выполнения условных переходов в вычислительных устройствах, а также адресных селектора [2].

Схема одноразрядного компаратора приведена на рисунке 1.9. Компаратор состоит из двух элементов НЕ, четырех элементов И и одного элемента ИЛИ-НЕ.

Рисунок 1.9 – Схема одноразрядного цифрового компаратора

Для исследования компаратора к нему подключен логический преобразователь. Подсоединяя его клемму OUT к каждому выходу компаратора, можно получить таблицу истинности и булево выражение для каждого режима работы компаратора. Для случая А=В, показанного на рисунке 1.9, результаты моделирования представлены на рисунке 1.10, откуда видно, что условию А=В соответствуют комбинации сигналов на входе: А=В=1 или А=В=0. Этому условию и отвечает булево выражение на дополнительном дисплее.

Рисунок 1.10 – Результаты моделирования цифрового компаратора

Задание

Используя схему на рисунке 1.9, проведите ее исследование в режимах A> B, A< B и проанализируйте полученные результаты.

Контрольные вопросы

1. Какие функции выполняет цифровой компаратор, в каких устройствах он может быть использован?

2. Известно, что единицей измерения информации является бит. Какие значения может принимать эта единица?

3. Установите различия в булевых выражениях и графических обозначениях логических элементов программы EWB от принятых в отечественной научно-техничной литературе.

Лабораторная работа №2

Тема: Логический элемент с тремя состояниями. Арифметические сумматоры

Цели: Провести исследование логического элемента с тремя состояниями, изучить особенности каждого состояния, смоделировать арифметические сумматоры

Часть 1. Логический элемент с тремя состояниями

Теоретические сведения

За основу логического элемента с тремя состояниями взят базовый элемент серии 134 и к нему добавлен элемент, обеспечивающий возможность реализации режима третьего состояния или так называемого Z-состояния. Следует отметить, что рассматриваемый элемент является важным компонентом многих цифровых ИМС, начиная от простейших логических элементов и кончая сложными регистрами и шинными формирователями, обеспечивающими возможность реализации наиболее распространенных архитектур ЭВМ и микропроцессорных систем управления с общей шиной.

Принципиальная схема логического элемента с тремя состояниями представлена на рисунке 2.1. Она содержит базовый логический элемент серии 134 на транзисторах VT1..VT4, резисторах R1..R4 и диоде VD2. В базовом элементе в качестве VT1 используется так называемый многоэмиттерный транзистор, однако ввиду отсутствия такового в библиотеке EWB он представлен обычным транзистором. Ко входу In логического элемента подключен имитатор входного сигнала на переключателе D, управляемый с клавиатуры клавишей D, резистора Rd, имитирующего выходное сопротивление 1кОм, имитирующего источник входного сигнала в режиме генерации логической единицы. К точке А схемы подключены диод VD1 имитатор источника управления состоянием выхода логического элемента на переключателе E, управляемого клавишей E. Все элементы дополнительной схемы и компоненты из библиотек Passive и Control. В исходном состоянии диод VD1 закрыт напряжением положительной полярности на его катоде и он не оказывает влияния на работу схемы. К эмиттеру транзистора VT1 подключен резистор Rd, на котором создается падение напряжения , где Ucc=5В – напряжение питания; Ube=0, 7В – напряжение база-эмитер открытого транзистора.

При логический элемент воспринимает входной сигнал как сигнал логического нуля. При этом напряжение на коллекторе транзистора VT1 и базе VT2 недостаточно для открывания последнего. В результате падение напряжения на резисторе R3 близко к нулю и транзистор VT4 будет закрыт, а база транзистора VT3 соединена с источником питания Ucc через резистор R2 и VT3 будет открыт. При этом выходное напряжение Uy, измеряемое мультиметром, примерно равно , где < 1В – напряжение насыщения транзистора VT4; – падение напряжения на диоде VD2; Ry – сопротивление нагрузки, равное в данном случае входному сопротивлению мультиметра.

Если выбрать , то , т.е. при подаче на вход сигнала логической единицы. Таким образом, схема на рисунке 2.1 является логическим элементом НЕ (инвертором).

Рисунок 2.1 – Логический элемент с тремя состояниями

При переводе клавишей D одноименного переключателя во второе положение напряжение коллектора транзистора VT2 (точка А) будет равно .

При выполнении неравенства напряжение , что недостаточно для открытия двух переходов (эмиттерного и диодного), и транзистор VT3 будет закрыт вне зависимости от состояния транзистора VT2. Если этот транзистор открыт (наихудший случай), то с учетом его напряжения насыщения, сравнимого с , падения напряжения на резисторе R3 будет ничтожно малым, следовательно, транзистор VT4 будет закрыт. Таким образом, выход схемы полностью отключается от нагрузки, что может быть зафиксировано мультиметром в режиме омметра – он будет измерять очень большое сопротивление.

Заметим, что в составе библиотеки компонентов имеется неинвертирующий элемент с тремя состояниями. Он показан на рисунке 2.2, где обозначено: In, Out, Enable – вход, выход и вход сигнала разрешения. При подаче логического нуля на вход разрешения выход буфера переводится в третье состояние.

Рисунок 2.2 – Буферный элемент с тремя состояниями

Задания

Провести моделирование схемы на рисунке 2.1. Изучить все возможные состояния и зафиксировать показания мультиметра. Проанализировать полученные результаты.

Теоретические сведения

Арифметические сумматоры являются основной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используются для формирования физического адреса ячеек памяти в МП с сегментной организацией памяти. В программе EWB арифметические сумматоры представлены в библиотеке Comb'I двумя базовыми устройствами, показанными на рисунке.2.3: полусумматором и полным сумматором. Они имеют следующие названия выводов: А, В – входы слагаемых, ∑ - результат суммирования, С₀ – выход переноса, С_i– вход переноса. Многоразрядный сумматор создается на базе одного полусумматора и n полных сумматоров. В качестве примера на рисунке 2.4 приведена структура трехразрядного сумматора [4]. На входы А1, А2, А3 и В1, В2, В3 подаются первое и второе слагаемые соответственно, а с выходов S1, S2, S3 снимается результат суммирования.


а)	б)

Рисунок 2.3 – Схемы полусумматора (а) и полного сумматора (б)

Рисунок 2.4 – Трехразрядный сумматор

Для исследования внутренней структуры и логики функционирования сумматора как нельзя лучше подходит логический преобразователь. После подключения полусумматора к преобразователю согласно рисунку 2.5, а последовательно нажимаем кнопки и в результате получаем таблицу истинности и булево выражение. Сравнивая полученные результаты с результатами исследования базовых логических элементов в предыдущем разделе, приходим к выводу, что при подключении вывода (полусумматора к зажиму OUT преобразователя (как показано на рисунке 2.5, а)) он выполняет функции элемента Исключающее ИЛИ. Подключив клемму OUT преобразователя к выходу C₀ полусумматора и проделав аналогичные действия, приходим к выводу, что в таком включении полусумматор выполняет функции элемента И. Следовательно, эквивалентная схема полусумматора имеет вид, показанный на рисунке 2.6.


а)	б)

Рисунок 2.5 – Схемы подключения полусумматора (а) и полного сумматора (б) к логическому преобразователю

Рисунок 2.6 – Структура библиотечного полусумматора

В каталоге программы EWB 5.2 имеется схема включения четырехразрядного АЛУ (файл alu181.ca4) на базе серийной микросхемы 74181. В несколько переработанном виде она показана на рисунке 2.7. ИМС 74181 обеспечивает 32 режима работы АЛУ в зависимости от состояния управляющих сигналов на входах М, S0..S3, а также допускает наращивание разрядности (вход CN и выход CN< 4 для переносов). Показанная на рисунке 2.7 схема включения ИМС соответствует режиму сумматора без переноса. Значения четырехразрядных операндов А и В на входе задаются с помощью генератора слова и в шестнадцатиричном коде отображаются одноименными алфавитно-цифровыми индикаторами. На выходах F0..F3 результат суммирования отображается индикатором F. Изменяя состояния сигналов на управляющих входах, можно промоделировать большинство функций АЛУ, используемых в микропроцессорах. Режимы работы генератора слова в схеме рисунок 2.7 и его кодовый набор показаны на рисунке 2.8.

Рисунок 2.7 – Схема включения ИМС 74181 в режиме сумматора без переноса

Задания

1. Выясните внутреннюю структуру полного сумматора, пользуясь схемой его подключения к логическому преобразователю на рисунке 2.5, б и принимая во внимание методику решения аналогичной задачи для полусумматора.

2. Используя опыт работы со схемой на рисунке 2.7, подключите ко входам трехразрядного сумматора на рисунке 2.4 генератор слова, а к выходам – алфавитно-цифровой индикатор с дешифратором и проверьте правильность его функционирования.

3. Проверьте работу ИМС 74181 в режиме сумматора с переносом (на вход Сn подайте сигнал логического нуля).

Рисунок 2.8 – Настройка генератора слова для схемы на рисунке 2.7

Контрольные вопросы

1. Какими замечательными свойствами обладает логический элемент с тремя состояниями, какие задачи цифровой техники он позволил решить?

2. Как включить режим, в котором выход полностью отключается от нагрузки? Пояснить, что происходит в схеме на рисунке 2.1 в этом случае.

3. Чем отличается полусумматор от полного сумматора?

4. Что нужно сделать с сумматором, чтобы он работал аналогично элементу Исключающее ИЛИ?

5. Зачем используется перенос в полусумматорах, сумматорах и АЛУ?

Лабораторная работа №3

Тема: Мультиплексоры и демультиплексоры

Цели: Познакомиться с мультиплексорами и демультиплексорами, провести их исследование в программе EWB, научиться составлять многоразрядные схемы мультиплексоров и демультиплексоров на основе логических элементов.

Теоретические сведения

Назначение мультиплексоров (от английского multiplex – многократный) коммутировать в заданном порядке сигналы, поступающие с нескольких входных шин на одну выходную. У мультиплексора может быть, например, 16 входов и 1 выход. Это означает, что если к этим входам присоединены 16 источников цифровых сигналов – генераторов последовательных цифровых слов, то байты от любого из них можно передавать на единственный выход. Для выбора любого из 16 каналов необходимо иметь 4 входа селекции (2⁴=16), на которые подается двоичный адрес канала. Так, для передачи данных от канала номер 9 на входах селекции необходимо установить код 1001. В силу этого мультиплексоры часто называют селекторами или селекторами-мультиплексорами.

Рисунок 3.1 – Схема двухканального мультиплексора

Мультиплексоры применяются, например в МП 18088 для выдачи на одни и те же выводы МП адреса и данных, что позволяет существенно сократить общее количество выводов микросхемы; в микропроцессорных системах управления мультиплексоры устанавливают на удаленных объектах для возможности передачи информации по одной линии от нескольких установленных на них датчиков.

На рисунке 3.1 приведена схема двухканального мультиплексора, состоящего из элементов ИЛИ, НЕ и двух элементов И.

Рисунок 3.2 – Результаты моделирования двухканального мультиплексора

Рисунок 3.3 – Схема демультиплексора

Результаты моделирования двухканального мультиплексора с помощью логического преобразователя показаны на рисунке 3.2, из которого видно, что его выходной сигнал описывается булевым выражением OUT=BC`+АС, т.е. сигнал из канала А проходит на выход при адресном входе С=0, а из канала И – при С=1, что и соответствует логике работы мультиплексора.

Демультиплексоры в функциональном отношении противоположны мультиплексорам. С их помощью сигналы с одного информационного входа распределяются в требуемой последовательности по нескольким выходам. Выбор нужной выходной шины, как и в мультиплексоре, обеспечивается установкой соответствующего кода на адресных входах. При m адресных входах демультиплексор может иметь до 2^m выходов.

Принцип работы демультиплексора поясним с помощью схемы на рисунке 3.3, на котором обозначено: Х – информационный вход, А – вход адреса, Y0, Y1 – выходы. Схема содержит два элемента И и один элемент НЕ. Из рисунка 3.3 нетрудно увидеть, что при А=0 сигнал информационного входа передается на выход Y0, а при А=1 – на выход Y1. Следует отметить, что промышленностью демультиплексоры как таковые не выпускаются, поскольку режим демультиплексора может быть реализован как частный случай в других устройствах – дешифраторах.

Задания

1. Используя методику анализа двухканального мультиплексора с помощью логического преобразователя, исследуйте внутреннюю структуру сдвоенного четырехканального мультиплексора 74153ю Из сопоставления обозначений выводов этой ИМС и ее отечественного налога К155КП2 следует, что их функциональное назначение таково: А, В – адресные входы, 1G, 2G – инверсные входы разрешения первого и второго мультиплексоров, 1С0…1С3 и 2С0…2С3, 1Y и 2Y – входы и выходы первого и второго мультиплексоров соответственно.

2. Используя методику анализа полусумматора с помощью логического преобразователя, проведите исследование демультипоексора на рисунке 3.3.

Контрольные вопросы

1. Что такое мультиплексор, какого его назначение?

2. Какая закономерность количества входов и выходов мультиплексора? Сколько должно быть входов и выходов, если передаются 7-ми разрядные данные?

3. Что такое демультиплексор, для решения каких задач его можно применить?

4. Каков принцип работы демультиплексора? Пояснить на схеме рисунок 3.3.

Лабораторная работа №4

Тема: Шифраторы и дешифраторы

Цели: Познакомиться с шифраторами и дешифраторами, провести их исследование в программе EWB.

Теоретические сведения

Шифраторы (кодеры) используются для преобразования десятичных чисел в двоичный или двоично-десятичный код, например, в микрокалькуляторах, в которых нажатие десятичной клавиши соответствует генерация соответствующего двоичного кода. Поскольку возможно нажатие сразу нескольких клавиш, в шифраторах используется принцип приоритета старшего разряда, т.е. при нажатии клавиш 9, 5 и 2 на выходе шифратора будет код 1001, соответствующий цифре 9. Следует отметить, что шифраторы как отдельный класс функционирования устройств представлены в наиболее богатой ТТЛ-серии всего двумя ИМС – 74147 и 74148, причем последняя ИМС имеется в библиотеке EWB. Ее схема включения показана на рисунке 4.1.

Рисунок 4.1 – Схема включения ИМС 74148

Назначение выводов ИМС 74148: 0…7 – входы: А0, А1, А2 – выходы: E1 – вход разрешения, E0, GS – выходы для каскадирования дешифратора. При моделировании необходимо обратить внимание на реализацию принципа приоритета, при этом следует учесть, что все входы и выходы – инверсные (на функциональной схеме ИМС в программе EWB они ошибочно показаны прямыми)

Режим работы используемого в схеме на рисунке 4.1 генератора слова показаны на рисунке 4.2. Дешифратор (декодер) – устройство с несколькими входами и выходами, у которого определенным комбинациям входных сигналов соответствует активное состояние одного из выходов, т.е. дешифратор является обращенным по входам демультиплексором, у которого адресные входы стали информационными, а бывший информационный вход стал входом разрешения. Поэтому часто дешифраторы называют дешифраторами-демультиплексорми и наоборот.

Дешифраторы и демультиплексоры в виде серийных ИМС средней степени интеграции широко используется в информационно-измерительной технике и микропроцессорных системах управления, в частности, в качестве коммутаторов-распределителей информационных сигналов и синхроимпульсов, для демультиплексирования данных и адресной логики в запоминающих устройствах, а также для преобразования двоично-десятичного кода в десятичный с целью управления индикаторами и печатающими устройствами.

Рисунок 4.2 – Панель генератора слова с установками для схемы на рисунке 4.1

Дешифраторы как самостоятельные изделия электронной техники имеют 4, 8 или 16 выходов. Если требуется большее число выходов, дешифраторы наращиваются в систему.

Рисунок 4.3 – Схема включения дешифратора 74154

В качестве примера на рисунке 4.3 приведена схема включения дешифратора 74154. ИМС 74154 имеет четыре адресных входа А, B, C, D, два входа разрешения G1, G2 и шестнадцать выходов 0…15 (выходы не прямые, как ошибочно обозначено в EWB, а инверсные, т.е. в исходном состоянии на выходах сигнал логической единицы). В режиме дешифратора с генератора слова на входы G1, G2 подается 0, а на адресные входы – код в диапазоне 0000…1111. В режиме демультиплексора один из разрешающих входов, например G1, используется в качестве информационного. Информационный сигнал в виде логического ноль с этого выхода распределяется по выходам 0…15 в соответствии с состоянием адресных входов, т.е. режимы дешифратора и демультиплексора практически неразличимы.

Задания

1. Меняя кодовые комбинации в генераторе слова схемы на рисунке 4.1, покажите в чем заключается смысл слова «приоритетный» в названии шифратора типа. 74148.

2. Подготовьте выходные кодовые комбинации генератора слов в схеме на рисунке 4.3, обеспечивающие поочередное включение светоиндикаторов на выходе дешифратора, начиная с выхода 0.

3. Переведите дешифратор в схеме 4.3 в режим демультиплексирования и выполните задание по п.4.

Контрольные вопросы

1. Что такое шифратор, при решении каких задач он используется?

2. Каким образом в шифраторах реализован принцип приоритета старшего разряда?

3. При решении каких задач цифровой техники используется дешифратор?

4. Каков принцип работы дешифратора, чем он схож с демультиплексором?

Лабораторная работа №5

Тема: Устройство контроля четности. Арифметико-логическое устройство

Цели: Познакомиться с устройством контроля четности и арифметико-логическим устройством, провести моделирование и простейшего устройства контроля четности с помощью логических элементов, исследовать его работу. Изучить различные операции, и способы их включения, арифметико-логического устройства.

Теоретические сведения

Операция контроля четности двоичных чисел позволяет повысить надежность передачи и обработки информации. Ее сущность заключается в суммирования по модулю 2 всех разрядов с целью выяснения четности числа, что позволяет выявить наиболее вероятную ошибку в одном из разрядов двоичной последовательности. Например, если при передаче кода 1001 произойдет сбой во втором разряде, то на приемном пункте получим код 1101 – такую ошибку определить в общем случае затруднительно. Если же код относится к двоично-десятичному (8-4-2-1), то ошибку легко обнаружить, поскольку полученный код (десятичный эквивалент – число 13) не может в принципе принадлежать к двоично-десятичному.

Обнаружение ошибок путем введения дополнительного бита четности происходит следующим образом. На передающей стороне передаваемый код анализируется и дополняется контрольным битом до четного или нечетного числа единиц в суммарном коде. Соответственно суммарный код называется четным или нечетным. В случае нечетного кода дополнительный бит формируется таким образом, чтобы сумма всех единиц в передаваемом коде, включая контрольный бит, была нечетной. При контроле четности все, естественно, наоборот. Например, в числе 0111 число единиц нечетно. Поэтому при контроле нечетности дополнительный бит должен быть нулем, а при контроле четности – единицей. На практике чаще всего используется контроль нечетности, поскольку он позволяет фиксировать полное пропадание информации (случай нулевого кода во всех информационных разрядах). На приемной стороне производится проверка кода четности. Если он правильный, то прием разрешается, в противном случае включается сигнализация ошибки или посылается передатчику запрос на повторную передачу.

Рисунок 5.1 – Схема формирования бита четности четырехразрядного кода

Рисунок 5.2 – Результаты моделирования схемы

12 3 4 5 6 7 8 Следующая ⇒