Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология
Образование Политология Производство Психология Стандартизация Технологии


Часть 1. Оперативные запоминающие устройства



Теоретические сведения

 

Оперативные запоминающие устройства (ОЗУ) являются неотъемлемой частью микропроцессорных систем различного назначения. ОЗУ делятся на два класса: статические и динамические. В статических ОЗУ запоминание информации производится на триггерах, а в динамических – на конденсаторах емкостью порядка 0.5 пФ. Длительность хранения информации в статических ОЗУ не ограничена, тогда как в динамических ОЗУ, она ограничена временем саморазряда конденсатора, что требует специальных средств регенерации и дополнительных затрат времени на этот процесс.

Конструктивно любое ОЗУ состоит из двух блоков – матрицы запоминающих элементов и дешифратора адреса. По технологическим соображениям матрица чаще всего имеет двухкоординатную дешифрацию адреса – по строкам и столбцам. На рисунке 8.1 показана матрица 16-битного статического ОЗУ. Матрица состоит из 16 ячеек памяти mem_i, схема которой приведена на рисунке 8.2. Каждая ячейка памяти адресуется по входам X, Y путем выбора дешифраторами адресных линий по строкам Ах0…Ах3 и по столбцам Ау0…Ау3 (рисунок 8.1) и подачи по выбранным линиям сигнала логической единицы. При этом в выбранной ячейке памяти срабатывает двухвходовый элемент И (U1), подготавливая цепи чтения-записи информации на входных DI0…DI3 или выходных DO0…DO3 разрядных шинах. Разрешающим сигналом для выдачи адреса является CS (chip select – выбор кристалла), который подается на вход разрешения счетчика адреса (Addr_cnt) или такой же вход дешифраторов, подключенных к выхода счетчика.

 

 

Рисунок 8.1 – Матрица 16-битного ОЗУ

 

 

Рисунок 8.2 – Схема ячейки памяти mem_i

 

 

Рисунок 8.3 – Лицевая панель генератора слова с установками для схемы на рисунке 8.2

 

Современные запоминающие устройства статического типа отличаются высоким быстродействием и в микропроцессорных системах используются ограниченно из-за сравнительно высокой стоимости. В таких системах они используются только в качестве так называемой кэш-памяти. Cache (запас) обозначает быстродействующую буферную память между процессором и основной памятью, служащую для частичной компенсации разницы в скорости процессора и основной памяти – в нее заносятся наиболее часто используемые данные. Когда процессор первый раз обращается к ячейке памяти, ее содержимое параллельно копируется в кэш, и в случае повторного обращения может быть с гораздо большей скоростью из нее извлечено. При записи в память информация попадает в кэш и одновременно копируется в память (схема Write Through – прямая иди сквозная запись) или копируется через некоторое время (схема Write Back – обратная запись). При обратной записи, называемой так же буферизованной сквозной записью, информация копируется в память в первом же свободном такте, а при отложенной (Delayed Write) – когда для помещения в кэш нового значения не оказывается свободной области; при этом в основное ОЗУ вытесняются сравнительно редко используемые данные. Вторая схема более эффективна, но и более сложна за счет необходимости поддержания соответствия содержимого кэша и основной памяти.

В микропроцессорных системах в качестве ОЗУ чаще всего используются динамические ОЗУ с запоминающим конденсатором, которые отличаются большим многообразием.

В динамической памяти ячейки выполнены на основе областей с накоплением заряда, занимающих гораздо меньшую площадь, нежели триггеры, и практически не потребляющих энергии при хранении информации. При записи бита в такую ячейку в ней формируется электрический заряд, который сохраняется в течение нескольких миллисекунд; для постоянного сохранения заряда ячейки необходимо регенерировать (перезаписывать) ее содержимое. Ячейки микросхем динамической памяти также организованы в виде прямоугольной матрицы; при обращении к микросхеме на ее входы вначале подается адрес строки матрицы, сопровождаемый сигналом RAS (Row Address Strobe – строб адреса строки), затем, через некоторое время – адрес столбца, сопровождаемый сигналом CAS (Column Address Strobe – строб адреса столбца). При каждом обращении к отдельной ячейке регенерируются все ячейки выбранной строки, поэтому для полной регенерации матрицы достаточно перебрать адреса строк. Ячейки динамической памяти имеют сравнительно малое быстродействие (десятки – сотни наносекунд), но большую удельную плотность (порядка нескольких мегабайт на корпус) и меньше энергопотребление.

Обычные ОЗУ называют часто асинхронными, так как установка адреса и подача управляющих сигналов могут выполняться в произвольные моменты времени, необходимо только соблюдение временных соотношений между этими сигналами. В них включены так называемые охранные интервалы, необходимые для установления сигналов. Существуют также синхронные виды памяти, получившие внешний синхросигнал, к импульсам которого жестко привязаны моменты подачи адресов и обмена данными; они позволяют более полно использовать внутреннюю конвейеризацию и блочный доступ.

FPM DRAM (Fast Page Mode DRAM – динамическая память с быстрым страничным доступом) – память со страничным доступом отличается от обычной динамической памяти тем, что после выбора строки матрицы и удержания сигнала RAS допускает многократную установку адреса столбца, стробируемого сигналом CAS, а также быструю регенерацию по схеме “CAS прежде RAS”. Первое позволяет ускорить блочные передачи, когда весь блок данных или его часть находятся внутри одной строки матрицы, называемой в этой системе страницей, а второе – снизить затраты времени на регенерацию памяти.

EDO (Extend Data Out – расширенное времени удержания данных на выходе) фактически представляют собой обычные микросхемы FPM, на выходе которых установлены регистры-защелки данных. При страничном обмене такие микросхемы работают в режиме конвейера: удерживают на выходах данных содержимое последней выбранной ячейки, в то время как на их входы уже подается адрес адрес следующей выбираемой ячейки.

BEDO (Burst EDO – EDO с блочным доступом) память на основе EDO, работающая не одиночными, а пакетными циклами чтения/записи. При наличии памяти BEDO отпадает необходимость постоянной подачи последовательных адресов на входы микросхем с соблюдением необходимых временных задержек, достаточно стробировать переход к очередному слову отдельным сигналом.

SDRAM (Synchronous DRAM – синхронная динамическая память) – память с синхронным доступом, работающая быстрее обычной асинхронной (FPM/EDO/BEDO). Кроме синхронного доступа, SDRAM использует внутреннее разделение массива памяти на два независимых банка, что позволяет совмещать выборку из одного банка с установкой адреса в другом.

PB SRAM (Pipelined Burst SRAM – статическая память с блочным конвейерным доступом) – разновидность синхронных SRAM с внутренней конвейеризацией, за счет которой примерно вдвое повышается скорость обмена блоками данных.

Кроме основного ОЗУ, устройством памяти снабжается и устройство отображения информации – видеодисплейная система. Такая память называется видеопамятью и располагается на плате видеоадаптера.

Видеопамять служит для хранения изображения. От ее объема зависит максимально возможное разрешение видеокарты – AxBxCx, где А – количество точек по горизонтали, В – по вертикали, С – количество возможных цветов каждой точки. Например, для разрешения 640х480х16 достаточно иметь видеопамять 265 Кбайт, для 1024х786х65536 – 2 Мбайт и т.д. Поскольку для хранения цветов отводится целое число разрядов, количество цветов всегда является целой степенью 2 (16 цветов – 4 разряда, 64к – 16 и т.д.)

В видеоадаптерах используются следующие типы видеопамяти.

FPM DRAM (Fast Page Mode Dynamic RAM – динамическое ОЗУ с быстрым стрничным доступом) – основной тип видеопамяти.

VRAM (Video RAM – видео ОЗУ) – так называемая двухпортовая DRAM с поддержкой одновременного доступа со стороны видеоадаптера и центрального процессора компьютера. Позволяет совмещать во времени вывод изображения на экран и его обработку в видеопамяти, что сокращает задержки и увеличивает скорость работы.

EDO DRAM (Extended Data Out DRAM – динамическое ОЗУ с расширенным временем удержания данных на выходе) – память с элементами конвейеризации, позволяющей несколько ускорить обмен блоками данных с видеопамятью.

SGRAM (Synchronous Graphics RAM –синхронное графическое ОЗУ) – вариант DRAM с синхронным доступом, когда все управляющие сигналы изменяются одновременно с системным тактовым синхросигналом, что позволяет уменьшить временные задержки.

MDRAM (Multibank DRAM – многобанковое ОЗУ) – вариант DRAM, организованный в виде множества независимых банков объемом по32 Кбайт каждый, работающих в конвейерном режиме.

Увеличение скорости обращения видеопроцессора к видеопамяти, кроме повышения пропускной способности адаптера, позволяет повысить максимальную частоту регенерации изображения, что снижает утомляемость глаз пользователя.

Микросхемы памяти имеют четыре основные характеристики – тип, объем, структуру и время доступа. Тип обозначает статическую или динамическую память, объем показывает общую емкость памяти, а структура – количество ячеек памяти и разрядность каждой ячейки. Время доступа характеризует скорость работы микросхемы и обычно указывается в наносекундах после тире в конце наименования.

ИМС памяти реализуется в корпусах следующих типов.

SIP (Single In line Package – корпус с одним рядом выводов) – микросхема с одним рядом выводов, устанавливаемая вертикально.

SIMM (Single In line Memory Module – модуль памяти с одним рядом котактов) – модуль памяти, вставляемый в зажимный разъем; применяется в платах старого типа, принтерах и прочих устройствах. SIMM имеет контакты с двух сторон модуля, но все они соединены между собой, образуя как бы ряд контактов. На SIMM в настоящее время устанавливаются преимущественно микросхемы FPM/EDO/BEDO.

DIMM (Dual In line Memory Module – модуль с двумя рядами контактов) – модуль памяти, похожий на SIMM, но с раздельными контактами, за счет чего увеличивается разрядность или число банков памяти в модуле.

 

 

Задания

Проведите моделирование ячейки статической памяти на рисунке 8.2. Задачей моделирования является выбор двоичных комбинаций для сигналов на входе ячейки и регистрации результата на выходе ячейки с помощью индикатора IND.

На базе схемы на рисунке 8.1 разработайте схему четырехразрядного ОЗУ с применением генератора слова. При этом в схеме на рисунке 8.1 используйте только 4 младших адреса (два по строкам и два по столбцам) и соответственно только две шины данных (две входные и две выходные). К выходным шинам подключите индикаторы.


Поделиться:



Популярное:

Последнее изменение этой страницы: 2016-05-28; Просмотров: 662; Нарушение авторского права страницы


lektsia.com 2007 - 2024 год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! (0.015 с.)
Главная | Случайная страница | Обратная связь