Часть 2. Арифметико-логическое устройство

Теоретические сведения

Показанная на рисунке 5.4 схема на базе ИМС 74181 (К155ИП3) позволяет оперативно реализовать многие режимы. Возможные режимы задаются с помощью переключателей 0, 1, 2, 3 для подачи сигналов 0 (“земля”) или 1 (+5В) на входы управления S0, S1, S2, S3. В положении переключателя М, показанном на рисунке 13.1 (сигнал 0 на входе М), выполняются 16 арифметических операций (16 комбинаций сигналов S0…S3) с учетом переноса по входу Cn (переключатель С в показанном на рисунке 5.4 положении) или без учета переноса (сигнал 0 на входе Cn переключателя С). При переводе ключа М в другое положение (на входе М сигнал 1) выполняются 16 логических операций, задаваемых теми же переключателями 0…3.

Значения четырехразрядных операндов А и В задаются с помощью генератора слова и в шестнадцатеричном коде отображаются на алфавитно-цифровых индикаторах. На выходах0юююА3 результат суммирования отображается индикатором F. При коде 1111 на этих выходах и при равенстве операндов А=В переводится в единичное состояние. Поскольку этот выход представляет собой каскад с открытым коллектором, то на него подается питание +5 В через резистор 1 кОм. Выход А=В совместно с выходом переноса CN+4 и выходом P подтверждения переноса используются для формирования признаков A> B и A< B с помощью элементов U1, U2, U3.

Изменяя состояния сигналов на управляющих входах, можно промоделировать большинство функций АЛУ, используемых в микропроцессорах. Приведем перечень этих функций.

Логические функции (на входе М сигнал 1); выполняются поразрядно, переносы не учитываются.

Код 0000 на входах S1, S2, S3, S0: при этом выполняется логическая функция A` - данные со входов А передаются на выходы F с инверсией; может быть использована в команде CMA (здесь и далее используется мнемоника команд микропроцессоров семейства 80хх фирмы Intel).

Рисунок 5.4 – АЛУ на ИМС 74181

0001 – (A+B)` - поразрядная операция ИЛИ с инверсией над операндами А и В;

0010 – A`B – операция И инвертированного операнда А и операнда В;

0011 – 0 – нет операции;

0100 – (AB)` - операция И с инверсией;

0101 – B` - инверсия операнда В;

0110 - – операция Исключающее ИЛИ, команда XRA;

0111 – AB` - операция И над операндами А и инверсией В;

1000 – A`+B – операция ИЛИ над инверсией А и операндом В;

1001 – (A+B)` - операция ИЛИ с инверсией;

1010 – В – передача на выход операнда В;

1011 – АВ – операция И, команда ANA;

1100 – 1;

1101 – A+B` - операция ИЛИ над инверсией В и операндом А;

1110 – A+B – операция ИЛИ, команда ORA;

1111 – А – передача на выход операнда А.

Арифметические операции (М=0) без переноса (Cn=1) и с переносом (Cn=0, данные приводятся в круглых скобках):

0000 – А – передача на выход операнда (А+1 – суммирование операнда с 1 переноса, команда инкремента);

0001 – А+В – операция суммирования без учета переноса, команда ADD ((А+В)+1 – суммирование с учетом переноса, команда ADC);

0010 – A+B` - операция суммирования операнда А с инверсией операнда В без учета переноса ((A+B`)+1 – то же, но с учетом переноса);

0011 – -1 (0);

0100 – A+AB` (A+(AB)`+1). Далее воздержимся от комментариев в надежде, что из вышеизложенного все и так очевидно;

0101 – (A+B)+AB` ((A+B)+AB`+1);

0110 – A-B-1, команда SBB (A-B, команда SUB);

0111 – AB`-1 ((AB)`);

1000 – A+AB (A+B+1);

1001 – A+B, команда ADD (A+B+1);

1010 – (A+B`)+AB ((A+B`)+AB+1);

1011 – AB-1 (AB);

1100 – A+A (A+A+1);

1101 – (A+B)+A ((A+B)+A+1);

1110 – (A+B`)+A ((A+B`)+A+1);

1111 – A-1 (A).

Задания

Проведите моделирование всех перечисленных выше режимов АЛУ (рисунок 5.4), предварительно составив неповторяющиеся комбинации на выходе генератора слова.

Контрольные вопросы

1. Какое назначение имеют формирователи кода четности, где они могут быть использованы?

2. Какая форма контроля четности чаще всего используется на практике, в частности, в Вашем компьютере, если в нем установлены модули ОЗУ с нечетным числом микросхем?

3. Из представленных на экране логического преобразователя данных (рисунок 5.2) выберите комбинации, относящиеся к контролю четности и нечетности, а также соответствующие им слагаемые булева выражения.

4. Дополните операции без комментариев описанием выполняемых ими функций.

Лабораторная работа №6

Тема: Триггерные схемы

Цели: Познакомиться с триггерными схемами, исследовать различные типы триггеров, провести их моделирование.

Теоретические сведения

Триггерные схемы в программе EWB представлены в библиотеке Seg`I тремя типами триггеров RS, JK и D, показанных на рисунке 6.1. Назначение выводов триггеров следующее. Для всех триггеров выходы Q – прямой, Q` - инверсный. Для RS-триггера R – установка триггера в 0, при сигнале 1 на этом входе Q=0, Q`=1; S – установка в 1, при сигнале 1 на этом входе Q=1, Q`=0; комбинация R=1, S=1 не изменяет состояния выходов и относится к запрещенным. Для JK-триггера J, K – информационные входы, > – тактовый вход; вывод сверху – асинхронная предустановка триггера в единичное состояние (Q=1) вне зависимости от состояния сигналов на входах (функционально аналогичен входу S RS-триггера); вывод внизу – асинхронная предустановка триггера в нулевое состояние (так называемая очистка триггера, после которой Q`=1); наличие кружочков на изображениях выводов обозначает, что активными являются сигналы низкого уровня, а для тактового импульса, а по его срезу (так чаще всего называют задний фронт импульса). Для D-триггера вход D – информационный, состояние этого входа после подачи тактового импульса запоминается триггером, т.е. при D=1 имеем Q=1, при D=0 Q=0.


а)	б)	в)

Рисунок 6.1 – Обозначения RS-триггеров (а), JK-триггеров (б), и D-триггеров (в)

Для проведения исследования триггерных схем уже нельзя использовать логический преобразователь, поскольку триггер является элементом памяти. Для этого необходимо подключить к его входам генератор слова и светодиодные индикаторы к выходам. Схема для исследования наиболее сложного JK-триггера показана на рисунке 6.2. Заметим, что тактовый вход триггера необходимо соединить с выходом синхронизации генератора.

Рисунок 6.2 – Схема для исследования JK-триггера

Конечной задачей исследования является получение таблицы истинности, являющейся одной из основных характеристик триггера. Получение ее целесообразно проводить в следующем порядке:

1. последовательно подать на входы предустановки триггера активные сигналы высокого уровня (сигнал 1) и зафиксировать состояние выхода триггеров для случая предустановки в 0 и 1, для проверки асинхронности этих входов указанные операции повторить при различных состояниях сигналов на тактовом и информационных входах; в дальнейшем на эти входы подавать только сигналы логического нуля;

2. подать на тактовый и информационные входы сигналы 0 и 1 в различных комбинациях (на входах асинхронной предустановки при этом при этом должны быть сигналы логического нуля для всех комбинаций) и зафиксировать для каждой комбинации состояние выходов триггера;

3. на основании полученных результатов составить таблицу истинности.

Для понимания процессов, происходящих в триггерах, приведем схему тактируемого RS-триггера, показанную на рисунке 6.3. Собственно RS-триггер выполнен на двух элементах 2И-НЕ U3, U4. Установка триггера в 0 или 1 возможна только при наличии разрешающего тактового импульса на тактовом входе С, т.е. такое триггер полностью идентичен JK-триггеру без цепей предустановки и дополнительных цепей обратной связи. Для введения таких цепей достаточно разорвать соединения в точках S1, R1 и ввести в разрыв элементы 2ИЛИ и элементы U1, U2 заменить на трехвходовые. Если же вход S соединить со входом R через элемент НЕ, то получится D-триггер, в котором S-вход будет выполнять роль D-входа.

Рисунок 6.3 – Схема RS-триггера на логических элементах

Задания

Определите кодовые комбинации на выходе генератора слова для исследования триггера (согласно выданному преподавателем типу) по схеме на рисунке 6.3 в соответствии с описанной методикой. Полученную таблицу истинности сравните с таблицей истинности, вызываемой нажатием клавиши помощи F1 после выделения на схеме триггера.

Составить временную диаграмму работы выбранного триггера.

Контрольные вопросы

1. Что такое триггер, в каких современных микросхемах и для чего они используются?

2. Какие типы триггеров Вы знаете, чем обусловлено их многообразие?

3. Опишите принцип работы триггера каждого типа.

4. В чем отличие асинхронных триггеров от синхронных? Реализованы ли оба типа триггеров в программе EWB?

Лабораторная работа №7

Тема: Счетчики. Регистры

Цели: Изучить различные варианты построения счетчиков, исследовать схемы счетчиков, провести моделирование счетчиков, исследовать различные типы регистров.

Часть 1. Счетчики

Теоретическая часть

Счетчиком называют устройство, сигналы, на выходе которого отображают число импульсов, поступивших на счетный вход. Триггер на рисунке 6.3 может служить примером простейшего счетчика. Такой счетчик считает до двух. Счетчик, образованный цепочкой из m триггеров, может подсчитать в двоичном коде 2^m импульсов. Каждый из триггеров такой цепочки называют разрядом счетчика. Число m определяет количество разрядов двоичного числа, которое может быть записано а счетчик. Число К_сч=2^m называют коэффициентом (модулем) счета.

Информация снимается с прямых и (или) инверсных входов всех триггеров. В паузах между входными импульсами триггеры сохраняют свои состояния, т.е. счетчик запоминает число входных импульсов.

Нулевое состояние всех триггеров принимается за нулевое состояние счетчика в целом. Остальные состояния нумеруются по числу поступивших входных импульсов. Когда число входных импульсов N_вх> K_сч происходит переполнение, после чего счетчик возвращается в нулевое состояние и цикл повторяется. Коэффициент счета, таким образом, характеризует число входных импульсов, необходимое для выполнения одного цикла и возвращения в исходное состояние. Число входных импульсов и состояние счетчика взаимно определены только для первого цикла.

После завершения каждого цикла на выходах последнего триггера возникают перепады напряжения. Это определяет второе назначение счетчиков: деление числа входных импульсов. Если входные сигналы периодичны и следуют с частотой F_вх, то частота выходных сигналов равно F_вых=F_вх/K_сч. В этом случае коэффициент счета называется коэффициентом деления и обозначается как K_дел.

Основными эксплуатационными показателями счетчика являются емкость и быстродействие. Емкость счетчика, численно равная коэффициенту счета, равна числу импульсов за один цикл.

Быстродействие счетчика определяется двумя параметрами: разрешающей способностью Т_раз.сч и временем установки кода счетчика Т_уст. Под разрешающей способностью подразумевают минимальное время между двумя входными сигналами, в течение которого не возникают сбои в работе. Обратная величина F_макс=1/Т_раз.сч называется максимальной частотой счета. Время установки кода Т_уст равно времени между моментом поступления входного сигнала и переходом счетчика в новое устойчивое состояние. Эти параметры зависят от быстродействия триггеров и способа их соединения между собой.

Счетчики числом и типами триггеров, способами связей между ними, кодом, организацией счета и другими показателями. Цифровые счетчики классифицируются по следующим параметрам [7, 8]:

коэффициент счета – двоичные (бинарные); двоично-десятичные (декадные) или с другим основанием счета; с произвольным постоянным и переменным (программируемым) коэффициентом счета;

направление счета – суммирующие, вычитающие и реверсивные;

способ организации внутренних связей – с последовательным, параллельным или с комбинированным переносом, кольцевые.

Классификационные признаки независимы и могут встречаться в разных сочетаниях: например, суммирующие счетчики бывают как с последовательным, так и с параллельным переносом, они могут иметь двоичный, десятичный и иной коэффициенты счета.

Введение дополнительных логических связей – обратных и прямых 0 двоичные счетчики преобразуются в недвоичные. Наибольшее распространение получили десятичные (декадные) счетчики, работающие с К_сч=10 в двоично-десятичном коде (двоичный – по коду счета, десятичный – по числу состояний).

Десятичные счетчики организуются из четырехразрядных двоичных счетчиков. Избыточные шесть состояний исключаются введением дополнительных связей. Возможны два варианта построения схем: счет циклически идет от 0000 до 1001 и исходным состоянием служит 0110В=6D; счет происходит до 1111В=15D (В, D – обозначения двоичного и десятичного чисел). Первый вариант на практике применяется чаще.

В суммирующем счетчике каждый входной импульс увеличивает на единицу число, записанное в счетчик, при этом перенос информации из одного разряда в другой, более старший, имеет место, когда происходит смена состояния 1 на 0.

Вычитающий счетчик действует обратным образом: двоичное число, хранящееся в счетчике, с каждым поступающим импульсом уменьшается на единицу. Переполнение вычитающего счетчика происходит после достижения им нулевого состояния. Перенос из младшего разряда в старший здесь имеет место при смене состояния младшего разряда с 0 на 1.

Реверсивный счетчик может работать в качество суммирующего и вычитающего. Эти счетчики имеют дополнительные входы для задания направления счета. Режим работы определяется управляющими сигналами на этих входах. В программе EWB такие счетчики представлены ИМС 74163 и 74169.

Счетчики с последовательным переносом представляют собой цепочку триггеров, в которой импульсы, подлежащие счету, поступают на вход первого триггера, а сигнал переноса передается последовательно от одного разряда к другому.

Главное достоинство счетчиков с последовательным переносом – простота схемы. Увеличение разрядности осуществляется подключением дополнительных триггеров к выходу последнего триггера. Основной недостаток счетчиков с последовательным переносом – сравнительно низкое быстродействие, поскольку триггеры срабатывают последовательно, один за другим. Счетчики этого класса в библиотеке EWB не представлены.

Счетчики с параллельным переносом состоят из синхронных триггеров. Счетные импульсы подаются одновременно на все тактовые входы, а каждый из триггеров цепочки служит по отношению к последующим только источником информационных сигналов. Срабатывание триггеров параллельного счетчика происходит синхронно, и задержка переключения всего счетчика равна задержке одного триггера. В таких счетчиках используются JK и D-триггеры. В схемном отношении они сложнее счетчиков с последовательным переносом. Число разрядов у этих счетчиков обычно невелико (4…6), поскольку с повышением числа разрядов число внутренних логических связей быстро растет.

Счетчики с параллельным переносом (их чаще называют синхронными) в библиотеке EWB представлены счетчиками 74160, 74162, 74163 и 74169.

В счетчике с параллельно-последовательным переносом триггеры объединены в группы так, что отдельные группы образуют счетчики с параллельным переносом, а группы соединяются последовательно. В роли групп могут быть и готовые счетчики. Счетчики этого типа, как правило, многоразрядные. Общий коэффициент счет равен произведению коэффициентов счета групп. По быстродействию они занимают промежуточное положение.

Счетчики-делители, оформленные как самостоятельные изделия, имеются в составе многих серий микросхем. Номенклатуру счетчиков отличает большое разнообразие. Многие из них обладают универсальными свойствами и позволяют управлять коэффициентом и направлением счета, вводить до начала цикла исходное число, прекращать счет по команде, наращивать число разрядов и т.п. С помощью готовых счетчиков можно решить большинство практических задач, возникающих перед разработчиком аппаратуры.

Проектирование счетчика сводится к определению числа триггеров и организации связей между ними и логическими элементами, а также вычислению разрешающей способности счетчика (максимальной частоты счета).

На первом шаге проектирования заданный коэффициент счета (деления) преобразуется в двоичный код. Число разрядов двоичного числа показывает, сколько триггеров должен иметь счетчик, а число единиц определяет число входов логического элемента. Входы элемента подключаются к прямым выходам Q тех триггеров, которые соответствуют единицам двоичного числа. Следует только учитывать, что первый, входной триггер отображает младший разряд числа. Выход логического элемента соединяется с входами установки нуля (входы R) входы триггеров, от которых сделаны отводы, а также тех, которые непосредственно за ним следуют.

Порядок разработки устройств на базе счетчиков рассмотрим на примере цифровых часов, функциональная схема которых приведена на рисунке 7.1. Часы содержат три пары индикаторов для отображения часов, минут, секунд и два одиночных индикатора-резделителя. Индикаторы управляются от подсхем cont24 и cont60 с питанием от источника +5V. В качестве задающего генератора используется функциональный генератор, режимы работы которого показаны на рисунке 7.2.

Рисунок 7.1 – Функциональная схема часов

Рисунок 7.2 – Панель функционального генератора в схеме часов

Следует отметить, что представленная на рисунке 7.1 схема обладает крайне низким быстродействием, поэтому реализовать режим секундомера путем повышения частоты задающего генератора не удалось. Блок cont60 представляет собой счетчик с коэффициентом К_сч=60, его функциональная схема показана на рисунке 7.3. Блок содержит подсхему-счетчик cont6 (К_сч=6) и двоично-десятичный счетчик 74160. Микросхема 74160 – декадный двоично-десятичный счетчик [7]. Он запускается положительным перепадом тактового импульса и имеет синхронную загрузку (предварительную установку каждого триггера по входам А, В, С, D). Несколько счетчиков ИЕ9 образуют синхронный многодекадный счетчик. Сброс всех триггеров – асинхронный по общему входу сброса R (CLR`).

Рисунок 7.3 – Функциональная схема счетчика cont60

Рисунок 7.4 – Функциональная схема счетчика cont6.

Схема счетчика cont6 показана на рисунке 7.4. Счетчик выполнен на трех JK триггерах в счетном режиме (на J- и K-входы поданы сигналы 1). Для обеспечения коэффициента счета К_сч=6 использована обратная связь на элементе И U2, который срабатывает при коде 110В=6D, при этом сигнал 1 с его выхода через элемент ИЛИ U1 поступает на R-входы триггеров, переводя их в нулевое состояние. Ко второму входу элемента U1 подключен вход R для подачи внешнего сигнала сброса. Поскольку для рассматриваемого счетчика и счетчика 74160 эти сигналы различны (для первого это 1, а для второго - 0), на входе R счетчика cont6 (рисунок 7.2) включен инвертор. Схема счетчика часовых интервалов cont24 показана на рисунке 7.5. Счетчик выполнен на двух ИМС 74160 и обеспечивает коэффициент К_сч=24.

Рисунок 7.5 – Функциональная схема счетчика cont24.

Задания

1. Разработайте схему счетчика с коэффициентом счета 3 на JK-и D-триггерах (см рисунок 7.4).

2. Проведите моделирование всех функциональных узлов часов на рисунке 7.1, выявите недостатки и устраните их.

3. Проведите моделирование и опишите порядок работы счетчика на рисунке 7.5.

4. Разработайте схему счетчика с коэффициентом счета согласно выданному преподавателем заданию.

Часть 2. Регистры

Теоретические сведения

Основное назначение регистров – хранение и преобразование многоразрядных двоичных чисел. Регистры наряду со счетчиками и запоминающими устройствами являются наиболее распространенными устройствами цифровой техники. При сравнительной простоте регистры обладают большими функциональными возможностями. Они используются в качестве управляющих и запоминающих устройств, генераторов и преобразователей кодов, счетчиков, делителей частоты, узлов временной задержки. Элементами структуры регистров являются синхронные триггеры D- или JK-типа с динамическим или статическим управлением. Одиночный триггер может запоминать (регистрировать) один разряд (бит) двоичной информации. Такой триггер можно считать одноразрядным регистром. Занесение информации в регистр называют операцией вода записи. Выдача информации к внешним устройствам характеризует операцию вывода или считывания. Запись информации в регистр не требует его предварительного обнуления.

Все регистры в зависимости от функциональных свойств подразделяются на две категории – накопительные (регистры памяти, хранения) и сдвигающие. В свою очередь, сдвигающие регистры делятся по способу ввода и вывода информации на параллельные, последовательные и комбинированные (параллельно-последовательные и последовательно-параллельные), по направлению передачи (сдвига) информации – на однонаправленные и реверсивные.

Наиболее простыми регистрами являются регистры памяти. Их назначение – хранение двоичной информации небольшого объема в течение короткого промежутка времени. Эти регистры представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа. Ввод (запись) и вывод (считывание) информации производится параллельным кодом. Ввод обеспечивается тактовым импульсом, с приходом очередного тактового импульса записанная информация обновляется. Считывание производится в прямом или обратном коде (в последнем случае с инверсных выходов)

Регистры хранения представляют собой наборы триггеров с независимыми информационными входами и обычно общим тактовым входом. В таком качестве используются синхронные триггеры, составленные из микросхем, содержащих в одном корпусе несколько самостоятельных триггеров, например К155ТМ8 (74175), К155ТМ9 (74179) и другие, которые можно рассматривать как 4-6-разрядные регистры памяти. Наращивание разрядности регистров памяти достигается добавлением нужного числа триггеров, тактовые входы которых подсоединяют к шине синхронизации.

Рисунок 7.6 – Схема включения регистра 74173

Регистр К155ИР15(74173) является библиотечным компонентом EWB и может служить примером устройства хранения с тремя выходными состояниями. Схема его включения приведена на рисунке 7.6. Как видно, К155ИР15 – четырехразрядный регистр. Он имеет выходы 1Q…4Q с третьим Z-состоянием (при сигнале 1 на выходах G2, G1), а его входы 1D…4D снабжены логическими элементами разрешения записи путем подачи логического 0 на входы M, N (в EWB ошибочно показаны прямыми). Используется регистр как четырехразрядный источник кода, способный обслуживать непосредственно шину данных цифровой системы.

Загрузка информации в регистр производится синхронно с положительным перепадом тактового импульса, если на входах M, N присутствуют напряжения низкого уровня. Если на одном из этих входов напряжение высокого уровня, после прихода положительного тактового перепада в регистре должны оставаться прежние данные. Вход сброса CLR имеет высокий активный уровень. Если на входы G2, G1 подано напряжение активного низкого уровня, данные, содержащиеся в регистре, отображаются на выходах 1Q…4Q, присутствие хотя бы одного напряжения высокого уровня на входах разрешения G2, G1 вызывает Z-состояние (размыкание) для выходных линий. При этом данные из регистра в шину данных систем не проходят, выходы регистра не влияют на работу других аналогичных выходов, присоединенных к проводникам шины. На работу входов сброса CLR и тактового С смена уровней на входах разрешения влияния не оказывает. Режимы работы генератора в схеме на рисунке 7.6 и некоторые кодовые комбинации показаны на рисунке 7.7.

Рисунок 7.7 – Лицевая панель генератора слова с установкой режимов работы

Вторым наиболее распространенным классом регистров являются регистры сдвига, которые отличаются большим разнообразием, как в функциональном отношении, так и в отношении схемных решений и характеристик. Регистры сдвига, помимо операции хранения, осуществляют преобразование последовательного двоичного кода в параллельный, а параллельного – в последовательный, выполняют арифметические и логические операции, служат в качестве элементов временной задержки. Своим названием они обязаны характерной для этих операции сдвига. С приходом каждого тактового импульса происходит перезапись (сдвиг) содержимого триггера каждого разряда в соседний разряд без изменения порядка следования единиц и нулей. При сдвиге информации вправо после каждого тактового импульса бит из более старшего разряда сдвигается в младший, а при сдвиге влево – наоборот.

На отечественных схемах символом регистра на примере библиотечного регистра 74195 (К155ИР12), схема включения которого показана на рисунке 7.8. ИМС 74195 – быстродействующий регистр для выполнения операций сдвига, счета, накопления и взаимного параллельно-последовательного преобразования цифровых слов. Через вход LD/SH загружаются параллельные данные, и производится их сдвиг вправо. Если на этом входе присутствует напряжение высокого уровня, через входы первого триггера J и К в регистр вводятся последовательные данные. Вход J имеет высокий активный уровень, вход К – низкий; если эти входы соединить, получим простой D-вход. Данные сдвигаются в направлении от QA к QB, QC, а затем к QD после каждого положительного перепада на тактовом входе CLK.

Рисунок 7.8 – Схема включения регистра 74195

Если на входе LD/SH присутствует напряжение низкого (активного) уровня, все четыре триггеры регистра запускаются одним тактовым перепадом (от низкого уровня к высокому). Тогда данные от параллельных входов A…D передаются на соответствующие выходы QA…QD. Сдвиг данных влево обеспечивается в схеме, где каждый выход Qn соединен внешней перемычкой со входом Dni, т.е. схема включения на рисунке 7.8 соответствует только режиму приема и хранения данных.

Рисунок 7.9 – Схема включения регистра 74195 в режиме сдвига

Рисунок 7.10 – Лицевая панель генератора слова с режимами работы в схеме рисунок 7.9

Схема включения ИМС в режиме сдвига показана на рисунке7.9, режимы работы генератора слова – на рисунке 7.10. Для режима сдвига напряжение на входе LD/SH надо зафиксировать на высоком уровне. Из-за того, что все операции в регистре ИР12 строго синхронны и запускается он фронтом импульса, логические уровни на входах J, K, Dn, LD/SH можно произвольно изменять до прихода фронта запуска. Низким уровнем на входе CLR всем выходным сигналам присваивается низкий уровень.

Напряжение низкого уровня на входе CLR означает также запрет на действие тактового импульса CLK, для правильного сброса данных надо выбрать момент, когда на входе CLR присутствует напряжение низкого уровня.

Задания

1. Проведите моделирование регистра 74133 по схеме на рисунке 7.6 При моделировании необходимо выбрать с помощью генератора слова двоичные комбинации, которые позволяют проверить все режимы его работы. Целесообразно также составить так называемую таблицу состояния, напоминающую таблицу истинности.

2. Проведите моделирование регистра 74195 в режиме приема данных (рисунок 7.8).

3. Для приведенной на рисунке 7.9 схемы исследуйте следующие режимы сдвига: 1 – сдвиг и установка по первому каскаду (JK=11); 2 – сдвиг и сброс по первому каскаду (JK=00); 3 – сдвиг и переключение первого каскада (JK=10); 4 – сдвиг и хранение в первом каскаде (JK=01). При этом, как указывается выше CLR-1, LD/SH-1, состояние входа А безразлично.

Контрольные вопросы

1. Что такое счетчик, какого типа они бывают?

2. Каким образом создаются счетчики с коэффициентом счета, не кратным 2?

3. Что такое программируемый счетчик?

4. Что такое регистр, какие функции он может выполнять?

5. Назовите типы регистров и их возможные области применения.

6. Каким образом осуществляется хранение данных в регистрах?

Лабораторная работа №8.

Тема: Оперативное запоминающее устройство. Постоянное запоминающее устройство

Цели: Изучить принципы работы и области применения ОЗУ и ПЗУ.

⇐ Предыдущая 1 2 3 4 567 8 Следующая ⇒