Моделирование комбинационных устройств

⇐ ПредыдущаяСтр 4 из 7Следующая ⇒

Цель работы: моделирование работы комбинационных устройств – цифровых шифраторов и дешифраторов, мультиплексоров и демультиплексоров.

Краткие теоретические сведения

Комбинационное устройство – это устройство с n входами и m выходами. Если данное устройство выполнено на базе идеальных, т. е. безынерционных элементов, то состояние его выходов однозначно определяется состоянием его входов в тот же момент времени.

Шифратор (кодер) – логическое устройство с п входами и т выходами, преобразующее входные одиночные сигналы, соответствующие лог. 1, в m - разрядный двоичный код на выходе. Для шифратора, показанного условно на рис. П5.1, а (п =5, т = 3), задают следующую таблицу истинности (табл. П5.1).

Рис. П5.1. УГО шифратора (а) и его функциональная схема на элементах ИЛИ (б)

Функциональная схема, реализующая на элементах ИЛИ приведенную в табл. П5.1 программу работы шифратора, представлена на рис. П5.1, б.

Таблица П 5.1

Сигналы на входе	Выходной код
двоичный	десятичный
x1	х2	х3	х4	х5	y1	y2	y3	Y(10)

Дешифратор (декодер) – логическое устройство (рис. П5.2, а), выполняющее операцию обратного преобразования n-разрядного входного двоичного кода в одиночные сигналы, соответствующие лог. 1 на его выходах. Так как на п входах можно получить в двоичном коде 2ⁿнаборов, то число выходов дешифратора не должно превышать эту величину. Дешифратор, условное обозначение которого показано на рис. П5.2, а (n = 3; m = 5), имеет топологию, обратную топологии рассмотренного ранее шифратора (рис. П5.1, а). Поэтому и таблица истинности такого дешифратора (табл. П5.2) имеет структуру, обратную таблице истинности (см. табл. П5.1) рассмотренного шифратора.

Таблица П5.2

Входной код	Сигналы на выходе
десятичный	двоичный
X(10)	х3	х2	x1	y0	y1	y2	y3	у4

Функциональная схема дешифратора, реализующая на элементах И заданную программу (см. табл. П5.1), приведена на рис. П5.2, б.

Рис. П5.2. УГО дешифратора (а) и его функциональная схема на элементах И (б)

Мультиплексор – логическое устройство, предназначенное для управляемой передачи данных от нескольких входных цепей в общий выходной канал. Он снабжается двумя группами входов: адресными и информационными. Сигнал, поступающий на адресный вход мультиплексора, определяет, какой из информационных входов в данный момент подключен к его выходу. Поэтому число адресных (А) и информационных (X) входов мультиплексора связано соотношением X = 2^А.

На рис. П5.3 приведены УГО мультиплексора и логическая схема, реализующая алгоритм его работы 4⁪ 1.

Демультиплексор – логическое устройство, предназначенное для управляемой передачи данных от одной входной цепи в несколько выходных. Принцип его действия противоположен принципу работы мультиплексора. Поэтому он кроме адресных содержит единственный информационный вход и 2^Авыходов. По адресному сигналу вход демультиплексора подключается к соответствующему выходу. Как следует из сказанного, по выполняемым функциям демультиплексор аналогичен дешифратору. Отличие состоит лишь в том, что по заданному адресу на выбранном выходе дешифратора появляется строго определенный сигнал, а в демультиплексоре – тот же сигнал, что и на его входе. УГО демультиплексора приведено на рис. П5.3, б.

Рис. П5.3. УГО мультиплексора (а) и демультиплексора (б) и логическая схема мультиплексора (в), реализующая алгоритм его работы 4 ⁪ 1

Компаратор (цифровой) – логическое устройство, обеспечивающее сравнение двух многоразрядных двоичных чисел А и В, разряды каждого из которых подаются порознь на его входы (рис. П5.3). На практике одно из чисел (например, А) является неизменным, а другое (В)изменяет свое значение от такта к такту. В момент равенства их значений на выходе компаратора формируется сигнал лог. 1.

Задание на лабораторную работу

1. Смоделировать работу дешифратора (n = 2, m = 4), схема которого представлена на рис. П5.4.

Убедиться в правильности работы дешифратора, для чего составить по результатам моделирования таблицу (табл. П.5.3).

Таблица П 5.3

Сигналы на входе	Сигналы на выходе
xl	х2	ША3	ША2	ША1	ША0

Смоделировать работу мультиплексора, схема которого представлена на рис. П5.5. В блоках генераторов установите период следования импульсов соответственно: Clock – 1, Clockl – 2, Clock2 – 3, Clock3 – 4. Результатом моделирования должны быть временные диаграммы, иллюстрирующие работу мультиплексора при всех возможных значениях адресных сигналов. Убедитесь в правильности работы мультиплексора.

3. Перевести десятичное число, равное порядковому номеру в журнале плюс десять, либо заданное преподавателем, в следующие системы счисления: двоичную, восьмеричную, шестнадцатеричную, двоично-десятичную с весами 842 1– 242 1– 4221.

4. Разработать и начертить схему электрическую функциональную полного линейного дешифратора двоичного кода в десятичный на три входа с использованием базовых ЛЭ. Смоделировать линейный дешифратор в среде Electronics Workbench. Нарисовать временные диаграммы его работы.

Рис. П5.4. Схема моделирования дешифратора

Пример моделирования графической схемы линейного дешифратора двоичного кода в десятичный код с двумя входами в программе Electronics Workbench приведен на рис. П5.6. Для имитации работы спроектированной схемы подключить ее входы к генератору слов Word Generation, включив его в циклическом режиме Sycle.

Получить временные диаграммы выходных сигналов дешифратора на экране логического анализатора Logic Analizer. Убедиться в правильной работе шифратора по состоянию логических пробников на ее выходах, заполнив таблицу истинности.

5. Собрать схему (рис. П5.7) и исследовать линейный дешифратор двоичного кода в десятичный на три входа в среде Electronics Workbench с использованием гибридной интегральной микросхемы (ГИС) 74138.

Чтобы посмотреть назначение выводов микросхемы, щелкните по ней и выберите команду Help из контекстного меню.

Установить генератор слов в пошаговом режиме Step. С помощью соответствующих ключей задать следующие состояния управляющих входов микросхемы: G1 = 1, G2A = G2B = 0. Убедиться в правильной работе шифратора по состоянию логических пробников на его выходах и составьте соответствующую таблицу истинности.

6. Разработать и начертить схему электрическую функциональную мультиплексора на восемь входов с использованием базовых ЛЭ. Нарисовать временные диаграммы его работы.

Для имитации работы спроектированной схемы подключить ее адресные входы к генератору слов Word Generation, включив его в ручном режиме Step. Задать с помощью ключей управляющий код на шине данных D, соответствующий заданному преподавателем номеру варианта.

Рис. П5.5. Схема моделирования мультиплексора

Получить временные диаграммы информационных, адресных и выходных сигналов мультиплексора на экране логического анализатора Logic Analizer.

Рис. П5.6. Схема полного линейного дешифратора

Повторить исследования, используя в качестве мультиплексора ГИС 74151.

Рис. П5.7. Схема мультиплексора на ГИС 74138

7. Разработать и начертить схему электрическую функциональную трехразрядного сумматора с последовательным переносом с использованием полусумматоров в среде Electronics Workbench. Нарисовать временные диаграммы его работы. Пример моделирования графической схемы двухразрядный сумматор в программе Electronics Workbench приведен на рисунке П5.8.

Рис. П5.8. Схема трехразрядного сумматора

Поочередно подавая все возможные комбинации входных сигналов с помощью соответствующих ключей, убедиться в правильной работе сумматора по состоянию логических пробников на его выходах и наблюдая за изменением показаний Decoded Seven-Segment Display (семисегментного индикатора с двоично-десятичным дешифратором на входе), подключенного к его выходам. Составить соответствующую таблицу истинности.

Контрольные вопросы

1. Каким образом осуществляется перевод числа из одной позиционной системы счисления в другую?

2. Каким образом осуществляются арифметические операции в двоичной системе счисления?

3. На каких ЛЭ строятся схемы шифраторов?

4. По какому принципу и на каких ЛЭ строятся линейные дешифраторы?

5. Как построить полусумматор на ЛЭ?

6. Как построить схему полного одноразрядного сумматора на базе полусумматоров?

7. Как осуществляется сложение и вычитание многоразрядных чисел в сумматоре?

8. Какие УГО применяются для ГИС шифраторов, дешифраторов, мультиплексоров, демультиплексоров, полусумматоров и сумматоров?

Лабораторная работа № 6

⇐ Предыдущая 1 2 345 6 7 Следующая ⇒