Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология Образование Политология Производство Психология Стандартизация Технологии |
Моделирование работы арифметико-логического устройства при выполнении
Операций суммирования и умножения Цель работы: моделирование работы арифметико-логического устройства при выполнении простейших арифметических операций – суммирования и умножения. Краткие теоретические сведения Арифметико-логическое устройство (АЛУ) – это многофункциональное устройство, которое выполняет над входными числами различные арифметические и логические операции. УГО АЛУ приведено на рис. П.6.1.
Назначение АЛУ – обработка информации (операции +, –, < <, > >, и т. д.) и логические операции. Структура АЛУ для сложения и вычитания чисел с фиксированной запятой. При выполнении сложения положительные слагаемые представляются в прямом коде, отрицательные – в дополнительном. Производится сложение двоичных кодов, включая разряды знаков. Если при этом возникает перенос из знакового разряда суммы при отсутствии переноса в этот разряд или перенос в знаковый разряд при отсутствии переноса из разряда знака, то имеется переполнение разрядной сетки соответственно при отрицательной и положительной суммах. Если нет переносов из знакового разряда и в знаковый разряд суммы или есть оба этих переноса, то переполнения нет и при 0 в знаковом разряде сумма положительна, а при 1 отрицательна и представлена в ДК. Структура АЛУ для умножения чисел с фиксированной запятой (сумматор частичных произведений). В ЭВМ операция умножения чисел с фиксированной запятой с помощью соответствующих алгоритмов сводится к операциям сложения и сдвига. Произведение двух (n–1)-разрядных чисел может иметь 2(n–1) значащих разрядов. Т. о. при операции умножения целых чисел необходимо предусмотреть возможность формирования в АЛУ произведения, имеющего двойную по сравнению с сомножителем длину. В ЭВМ, в которых числа с фиксированной запятой являются дробями, младшие n–1 разрядов произведения часто отбрасываются (возможно, с операцией округления). Для выполнения умножения АЛУ должно содержать регистры множимого, множителя и схемы формирования суммы частичных произведений – сумматор частичных произведений, в котором путем соответствующей организации передач производится последовательное суммирование частичных произведений. Операция умножения состоит из n–1 [(n–1) – число цифровых разрядов множителя] циклов. В каждом цикле анализируется очередная цифра множителя, и если это 1, то к сумме частичных произведений прибавляется множимое, в противном случае прибавления не происходит. Цикл завершается сдвигом множимого относительно суммы частичных произведений либо сдвигом суммы частичных произведений относительно неподвижного множимого. Задание на лабораторную работу 1. Смоделировать работу одноразрядного сумматора, схема которого представлена на рис. П6.2.
2. Создать блок одноразрядного сумматора в соответствии с рис. П6.3, и на его основе смоделировать схему перемножения двухразрядных двоичных чисел, представленную на рис. П6.4.
Контрольные вопросы 1. Можно ли с помощью АЛУ умножить операнд на 2? 2. Какие из операций являются важнейшими для АЛУ? 3. Для чего в АЛУ используются дополнительные регистры? 4. Какие основные выводы АЛУ вам известны и для чего они используются? 5. Что означает понятие «аккумулятор» в АЛУ? 6. В каком случае АЛУ использует один входной порт? Два входных порта? 7. Перечислите операции, выполняемые АЛУ всех типов. 8. В чем отличие элементарных операций от микропрограммных? 9. АЛУ относятся к последовательностным или комбинационным устройствам? Почему?
Лабораторная работа № 7 Моделирование работы микропроцессора при выполнении операций умножения Двоичных чисел Цель работы: моделирование работы микропроцессора при выполнении операции умножения двоичных чисел. Популярное:
|
Последнее изменение этой страницы: 2016-03-25; Просмотров: 1626; Нарушение авторского права страницы