Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология
Образование Политология Производство Психология Стандартизация Технологии


Классификация логических микросхем программируемой логики



В приводимой далее классификации термин " логических" обусловлен отсут­ствием в ней сведений об аналоговых и аналого-цифровых программируе­мых микросхемах, для которых классификационные признаки еще не впол­не сложились. Под программируемостью здесь и ниже следует понимать только возможность программирования микросхемы пользователем. Аббре­виатурой для общего обозначения всех классифицируемых микросхем может быть ПЛИС либо ЦИСПС, т. е. " программируемые логические интегральные схемы" либо " цифровые интегральные схемы с программируемой структурой". Первый вариант действительно известен и поэтому будет использован, хотя он и не совсем точен (например, применительно к широко распространен­ным схемам, в которые, кроме программируемой логики, входят также встроенные блоки памяти).

В классификации для пояснения содержательных положений, естественно, использован русский язык. В то же время для многих аббревиатур сохране­ны английские варианты, поскольку они уже прочно закрепились в практи­ке и не имеют широко признанных русских аналогов.

Микросхемы, программируемые пользователями, открыли новую страницу в истории современной микроэлектроники и вычислительной техники. Они сделали БИС/СБИС, предназначенные для решения специализированных задач, стандартной продукцией электронной промышленности со всеми вытекающими из этого положительными следствиями: массовое производство, снижение стоимости микросхем, сроков разработки и выхода на рынок продукции на их основе. ПЛИС можно классифицировать по многим признакам, в первую очередь:

- по уровню интеграции и связанной с ним логической сложности;

- по архитектуре (типу функциональных блоков, характеру системы межсо­единений);

- по числу допустимых циклов программирования;

- по типу памяти конфигурации (" теневой" памяти);

- по степени зависимости задержек сигналов от путей их распространения;

- посистемным свойствам;

- по схемотехнологии (КМОП, ТТЛШ и др.);

- по однородности или гибридности (по признаку наличия или отсутствия в микросхеме областей с различными по методам проектирования схема­ми, такими как ПЛИС, БМК, схемы на стандартных ячейках).

Все перечисленные признаки имеют значение и отображают ту или иную сторону возможных классификаций. Выделяя основные признаки и укруп­няя их, рассмотрим классификацию по трем, в том числе двум комплекс­ным, признакам:

- по архитектуре;

- по уровню интеграции и однородности/гибридности;

- по числу допустимых циклов программирования и связанному с этим типу памяти конфигурации.

В классификации по первому признаку (рис. 1.2, а) ПЛИС разделены на 4 класса.

Первый из классов — SPLD, Simple Programmable Logic Devices, т. е. про­стые программируемые логические устройства. По архитектуре эти ПЛИС делятся на подклассы программируемых логических матриц ПЛМ (PLA, Programmable Logic Arrays) и программируемой матричной логики ПМЛ (PAL, Programmable Arrays Logic, или GAL, Generic Array Logic).

Оба эти подкласса микросхем реализуют дизъюнктивные нормальные фор­мы (ДНФ) переключательных функций, а их основными блоками являются две матрицы: матрица элементов И и матрица элементов ИЛИ, включенные последовательно. Такова структурная модель ПЛМ и ПМЛ. Технически они могут быть выполнены и как последовательность двух матриц элементов ИЛИ-НЕ, но варианты с последовательностью матриц И-ИЛИ и с последо­вательностью матриц ИЛИ-НЕ — ИЛИ-НЕ функционально эквивалентны, т. к. второй вариант согласно правилу де Моргана тоже реализует ДНФ, но для инверсных значений переменных.

На входы первой матрицы поступают т входных переменных в виде как прямых, так и инверсных значений, так что матрица имеет входных ли­ний. На ее выходах формируются конъюнктивные термы, ранг которых не выше т. В дальнейшем для краткости конъюнктивные термы называются просто термами.

Выработанные термы поступают на вход матрицы ИЛИ. Эти матрицы для ПЛМ и ПМЛ различны. В ПЛМ матрица ИЛИ программируется, а в ПМЛ она фиксирована.

Программируемая матрица ИЛИ микросхем ПЛМ составлена из дизъюнкторов, имеющих по q входов. На входы каждого дизъюнктора при програм­мировании можно подать любую комбинацию имеющихся термов, причем термы можно использовать многократно (т. е. один и тот же терм может быть использован для подачи на входы нескольких дизъюнкторов).

Число дизъюнкторов в матрице ИЛИ определяет число выходов ПЛМ. Из изложенного видно, что ПЛМ позволяет реализовать систему из n пере­ключательных функций, зависящих не более чем от m переменных и содер­жащих не более чем q термов.

В ПМЛ выработанные матрицей И термы поступают на фиксированную (не­программируемую) матрицу элементов ИЛИ. Это означает жесткое заранее заданное распределение имеющихся термов между отдельными дизъюнкторами.

ПЛМ обладают большей функциональной гибкостью, все воспроизводимые ими функции могут быть комбинациями любого числа термов, формируе­мых матрицей И. Это полезно при реализации систем переключательных функций, имеющих большие взаимные пересечения по термам. Такие сис­темы свойственны, например, задачам формирования сигналов управления машинными циклами процессоров. Для широко распространенных в прак­тике задач построения " произвольной логики" большое пересечение функций по термам не типично. Для них программируемость матрицы ИЛИ исполь­зуется мало и становится излишней роскошью, неоправданно усложняющей микросхему. Поэтому ПМЛ распространены больше, чем ПЛМ, и к их чис­лу относится большинство SPLD.

Структуры ПМЛ будут полнее освещены далее при описании CPLD, составными частями которых они служат. Более подробные сведения о ПЛМ и ПМЛ имеются в ряде источников, в частности в [1].

В сложных программируемых логических схемах CPLD (Complex Program­mable Logic Devices) несколько блоков, подобных ПМЛ, объединяются сред­ствами программируемой коммутационной матрицы. В CPLD могут входить сотни блоков и десятки тысяч эквивалентных вентилей. Архитектуры CPLD разрабатываются фирмами Altera, Atmel, Lattice Semiconductor, Cypress Semiconductor, Xilinx и др. Воздействуя на программируемые соединения коммутационной матрицы и ПМЛ, входящих в состав CPLD, можно реали­зовать требуемую схему.

Микросхемы программируемых пользователями вентильных матриц FPGA (Field Programmable Gate Arrays) в своей основе состоят из большого числа конфигурируемых логических блоков (ЛБ), расположенных по строкам и столбцам в виде матрицы, и трассировочных ресурсов, обеспечивающих их межсоединения. В архитектуре FPGA явно прослеживается большое сходст­во с архитектурой MPGA. Разница в том, что FPGA, поступающая в распо­ряжение потребителя, имеет уже готовые, стандартные, хотя и не запро­граммированные, трассировочные ресурсы, не зависящие от конкретного потребителя. Получение конкретного проекта на базе FPGA, как и на осно­ве других ПЛИС, реализуется воздействием на программируемые межсо­единения, в ходе которого обеспечивается замкнутое состояние одних уча­стков и разомкнутое — других. Обращаться к изготовителю FPGA при этом не требуется.

Архитектуры FPGA разрабатываются фирмами Xilinx, Actel, Altera, Atmel, Age re Systems (ранее Lucent Technologies), QuickLogic и др.

В течение первых лет развития ПЛИС они были представлены архитектура­ми CPLD и FPGA в " чистом" виде. Каждая из этих архитектур имеет свои достоинства и недостатки. Стремление к сочетанию достоинств CPLD и FPGA и рост уровня интеграции БИС/СБИС привели к появлению ПЛИС с комбинированной архитектурой. Класс ПЛИС с комбинированной архитек­турой не имеет таких четких границ, как классы CPLD и FPGA, отличается большим разнообразием вариантов и различной степенью близости к тому или иному классическому типу ПЛИС. Не имеет он и общепринятого на­звания. Тем не менее, представляется целесообразным рассматривать ПЛИС с комбинированной архитектурой как отдельный класс, поскольку принад­лежащие к нему схемы трудно квалифицировать как FPGA или CPLD, что подтверждается и разнобоем в названиях, используемых для таких схем раз­личными фирмами. Примером первых ПЛИС с комбинированной архитек­турой могут служить микросхемы семейств FLEX8000 и FLEX10K фирмы Altera (FLEX, Flexible Logic Element matriX).

Фактическое существование ПЛИС с комбинированной архитектурой и от­сутствие для них общепринятого обобщающего названия вносят ощутимые неудобства в процесс составления классификации ПЛИС. Зачастую ПЛИС с комбинированной архитектурой представляются производителем под каким-либо конкретным именем, в котором не упоминаются ни CPLD, ни FPGA. Таких имен много, и на их основе не провести какую-либо классификацию. Общепризнанной окажется та терминоло­гия, которая исходит от крупнейших фирм-производителей микросхем этого типа. В то же время отнесение той или иной микросхемы в соответствую­щий раздел описания или справочной таблицы требует определенности в трактовке ее типа. Поэтому здесь наряду с узким применяется и широкое толкование термина FPGA. При этом выделяются " классические" FPGA с их канонической архитектурой, а ПЛИС комбинированной архитектуры при необходимости (главным образом, при описании справочных данных) отно­сятся к FPGA в широком смысле этого понятия. Обоснованием такого под­хода служит то, что в комбинированных архитектурах черты FPGA обычно проявляются более выражение, чем черты CPLD. Правда, такой подход за­ставляет применять к некоторым схемам термины, которые самими произ­водителями не используются (это относится, в частности, к фирме Altera, которая никогда не пользуется термином FPGA), но, по нашему мнению, возникающие разночтения являются следствием только рекламно-маркетинговых соображений. Следует заметить, что авторы, не связанные с фирмой Altera, этого правила придерживаются не всегда и называют некоторые мик­росхемы данной фирмы термином FPGA. Сказанное выше отображает­ся на рис. 1.2, а объединением классических FPGA и ПЛИС с комбиниро­ванными архитектурами общим прямоугольником из штриховых линий.

Термин SOPC (System On Programmable Chip), т. е. " система на программи­руемом кристалле" относится к ПЛИС наибольшего уровня интеграции, со­держащим сотни тысяч или даже миллионы эквивалентных вентилей. Такой высокий уровень интеграции достигается только с помощью самых совре­менных технологических процессов (малые топологические нормы проекти­рования, многослойность систем металлизации и т. д.). На основе прогрес­сивных технологических процессов обеспечивается одновременно высокий уровень интеграции и высокое быстродействие БИС/СБИС. В результате становится возможной интеграция на одном кристалле целой высокопроизво­дительной системы.

Классификация по уровню интеграции (рис. 1.2, б) дана кратко и отражает, главным образом, ситуацию последних годов — бурный рост уровня инте­грации ПЛИС и выделение из них класса " системы на кристалле". В силу связи между уровнем интеграции и архитектурой, классификация не являет­ся строгой, и в ней имеется некоторое смешение двух признаков, однако она принята в показанном виде ради соответствия практически сложившим­ся понятиям.

ПЛИС с широким диапазоном изменения уровня интеграции (от простых до содержащих сотни тысяч вентилей) отнесены к " досистемным" в том смысле, что для них не рассматривались вопросы создания целых систем на одном кристалле.

Класс SOPC делится на подклассы однородных и блочных систем на кристалле.

В однородных SOPC различные блоки системы реализуются одними и теми же аппаратными средствами, благодаря программируемости этих средств. При разработке систем используются так называемые " единицы интеллекту­альной собственности" IP (Intellectual Properties), т. е. заранее реализованные параметризируемые мегафункции для создания тех или иных частей систе­мы. Все блоки системы при этом являются полностью синтезируемыми, пе­ремещаемыми и могут располагаться в разных областях кристалла. Создание IP стало важной сферой деятельности многих фирм, предлагающих на рын­ке широкий спектр разнообразных решений. Заметим, что приобретение IP обычно требует немалых затрат. Используя IP, проектировщик размещает на кристалле нужные ему блоки, которые будем называть soft-ядрами (Softcores).

Блочные SOPC имеют аппаратные ядра, т. е. специализированные области кристалла, выделенные для определенных функций. В этих областях созда­ются блоки неизменной структуры, спроектированные по методологии ASIC (как области типа БМК или схем со стандартными ячейками), оптимизиро­ванные для заданной функции и не имеющие средств ее программирования. Такие блоки будем называть hard-ядрами (Hardcores). Реализация функций специализированными аппаратными ядрами требует значительно меньшей площади кристалла в сравнении с реализациями на единых про­граммируемых средствах и улучшает другие характеристики схемы, в первую очередь, быстродействие блоков, но уменьшает универсальность ПЛИС. Снижение универсальности сужает круг потребителей ПЛИС, т. е. тиражность их производства, что, в противовес факторам, удешевляющим схему, ведет к их удорожанию. Преобладание того или иного из указанных факто­ров зависит от конкретной ситуации.

Сейчас на рынке появилось большое число различных SOPC, и среди них наметились свои подклассы и проблемные ориентации. Не пытаясь деталь­но классифицировать все варианты, целесообразно разделить блочные SOPC хотя бы на две группы: имеющие аппаратные ядра процессоров и не имеющие их. Первые представляют БИС/СБИС по-настоящему универсальные, т. к. содержат полный комплект блоков, характерных для микропроцессорной системы (имеется в виду цифровая часть системы, но следует отметить, что у некоторых SOPC есть и аналоговые блоки для ввода, предварительной об­работки и последующей оцифровки аналоговых сигналов). Вторые специа­лизированы и ориентированы на те или иные конкретные приложения. Но и здесь нужно отметить наличие у некоторых SOPC второго типа интер­фейсных средств для сопряжения с процессором и ОЗУ различных типов, что облегчает построение целостных систем с применением таких SOPC.

Классификация по признаку кратности программирования, определяемой типом памяти конфигурации (называемой также теневой памятью), приве­дена на рис. 1.3.

 

В однократно программируемых ПЛИС используются элементы с необра­тимыми изменениями состояний — специальные перемычки или ЛИЗМОП-транзисторы (транзисторы n-МОП с плавающим затвором (ПЗ) с использованием механизма лавинной инжекции заряда).

ЛИЗМОП-транзисторы имеют заряжаемые " плавающие" затво­ры, которые, в общем случае, могут как заряжаться, так и разряжаться. Для однократно программируемых ПЛИС возможности ЛИЗМОП-транзисторов используются лишь частично: для них применяются такие конструкции, в которых отсутствуют возможности стирания записанной информации.

В простых ПЛИС первых поколений применялись плавкие перемычки типа fuse. В таких ПЛИС в исходном состоянии имеются все возможные соединения, а для получения требуемой конфигурации схемы часть перемычек разрушается (пережигается). При программировании плавких перемычек возникает определенный процент брака, кроме того, со временем проводимость разрушенной перемычки может восстановиться из-за явления электромиграции в материалах. В течение многих лет велась большая работа по подбору материалов перемычек и усовершенствованию технологических процессов программирования, тем не менее для ПЛИС высокого уровня интеграции схемы с плавкими перемычками не подошли.

В однократно программируемых FPGA нашли применение пробиваемые перемычки типа antifuse. В исходном состоянии сопротивления перемычек чрезвычайно велики, а в пробитом достаточно малы. Перемычки очень компактны — их площадь близка к площади пересечения двух дорожек межсоединений. Паразитные емкости перемычек также очень малы.

В третьем варианте (с плавающими затворами) роль программируемых элементов играют однозатворные ЛИЗМОП-транзисторы, а кристаллы микросхем размещаются в дешевых корпусах, не имеющих специальных окошек для стирания информации (зарядов в плавающих затворах). Для транзисторов с одним (плавающим) затвором и каналом р-типа до программирования затвор не имеет заряда, и транзистор заперт. Введение в затвор заряда электронов приводит к возникновению в транзисторе проводящего канала. Заряд в плавающем затворе сохраняется в течение десятков лет. Память конфигурации с элементами описанного типа называют EPROM-OTP (Electricall Programmable Read-Only Memory — One Time Programmable). Однозатворные ЛИЗМОП-транзисторы компактны и дешевы.

Микросхемы с возможностями многократного программирования со стиранием и записью конфигурации в специальных режимах также используют программируемые элементы в виде ЛИЗМОП-транзисторов. От предыдущего варианта эти микросхемы отличаются наличием средств стирания записанной в память информации.

Информация в элементах памяти типа EPROM стирается с помощью облучения кристалла ультрафиолетовыми лучами, что отражается в русском термине для этой памяти — РПЗУ-УФ (репрограммируемые запоминающие устройства с ультрафиолетовым стиранием). Кристалл со стертой конфигурацией можно запрограммировать вновь. Стирание конфигурации занимает десятки минут, а число циклов репрограммирования ограничено величинами порядка десятков-сотен, т. к. ультрафиолетовое облучение постепенно изменяет свойства кристалла.

В репрограммируемых ПЛИС с памятью конфигурации типа EEPROM (Electrically Erasable Programmable Read-Only Memory) стирание старых дан­ных осуществляется электрическими сигналами. Используются двухзатворные ЛИЗМОП-транзисторы. Управление процессами в транзисторе произ­водится с помощью двух затворов — обычного и плавающего. При опреде­ленных сочетаниях программирующих напряжений на внешних выводах транзистора (плавающий затвор внешнего вывода не имеет) создаются ре­жимы как заряда плавающих затворов, так и их разряда. В русской терми­нологии память типа EEPROM называют РПЗУ-ЭС (репрограммируемые запоминающие устройства с электрическим стиранием). Электрическое сти­рание содержимого памяти не требует извлечения микросхем из устройства, в котором они используются. Число допустимых циклов репрограммирования хотя и ограничено, но на порядки превышает соответствующие числа для памяти с ультрафиолетовым стиранием информации и составляет 105—106. Элементы памяти с электрическим стиранием вначале заметно про­игрывали элементам с ультрафиолетовым стиранием по площади, занимаемой на кристалле, но быстро совершенствуются и становятся преобладающими для класса ПЛИС со стиранием конфигурации в специальных режимах.

К памяти типа EEPROM близка память конфигурации типа Flash. Запоми­нающие элементы, по своему принципу действия, у обоих видов памяти идентичны — это ЛИЗМОП с двумя затворами и электрическим стиранием информации. Различия имеются в организации процессов записи и стира­ния данных и, кроме того, при разработке Flash-памяти достигнут особенно высокий уровень параметров (быстродействия, уровня интеграции, надеж­ности и др.). Разработку Flash-памяти считают кульминационным пунктом десятилетнего развития памяти типа EEPROM. В современных ПЛИС нахо­дят применение обе разновидности памяти конфигурации с электрическим стиранием данных.

Последний класс ПЛИС по второму признаку принятой классификации — оперативно репрограммируемые. В таких ПЛИС конфигурация задается с по­мощью загрузки файла в " теневую" триггерную память, т. е. операций, не имеющих какого-либо специального характера. В противоположность пре­дыдущим вариантам для программирования не нужны ни специальные программаторы, ни специальные режимы с повышенными напряжениями и длительностями воздействий на элементы памяти. Память конфигурации — обычная статическая (триггерная), т. е. типа SRAM, Static Random Access Memory. Загрузка памяти производится с высокой скоростью, свойственной статической триггерной памяти, последовательным потоком битов или бай­тов. Элементом с программируемой проводимостью (режимом " замкнуто-разомкнуто" ) служит обычный МОП-транзистор, управляемый триггером памяти конфигурации (теневой памяти). Состояние триггера задает режим ключевому транзистору. Программирование соединения сводится к установке триггера в состояние 0 или 1. В рабочем режиме триггер сохраняет неизмен­ное состояние. Стирание старой конфигурации и запись новой могут произ­водиться неограниченное число раз путем перезагрузки памяти конфигу­рации.

Триггерная память не является энергонезависимой, и выключение питания ве­дет к разрушению конфигурации ПЛИС, поэтому при очередном его включе­нии нужно ее восстановить, загрузив в триггеры теневой памяти файл кон­фигурации из какой-либо энергонезависимой памяти. Загрузка производит­ся введением файла конфигурации в цепочку триггеров теневой памяти и, в зависимости от объема файла, занимает десятки-сотни миллисекунд.

Программируемые соединения с триггерной памятью сложнее, чем преды­дущие варианты, т. к. для каждого соединения требуются ключевой транзи­стор, триггер и цепи выборки и сброса/установки для управления тригге­ром. Тем не менее эти ПЛИС в силу ряда достоинств занимают среди БИС/СБИС с программируемыми структурами очень важное место.

Возможности оперативной реконфигурации, свойственные ПЛИС с триг­герной памятью, получили дальнейшее развитие в архитектурах с динамиче­ским репрограммированием. В ПЛИС с динамическим репрограммированием конфигурация может быть изменена чрезвычайно быстро. Переход от одной конфигурации к другой не требует ввода извне нового файла конфигурации. Несколько вариантов настроек (файлов конфигурации) уже заранее заготов­лены и введены в теневую память и постоянно хранятся в ней. Переход с одной конфигурации на другую делается однотактно по команде управ­ляющего сигнала.

ПЛИС с динамическим репрограммированием открывают ряд новых возможно­стей в области построения устройств и систем с многофункциональным ис­пользованием аппаратных ресурсов для решения сложных задач при их разбие­нии на последовательные этапы и реализации разных этапов на одних и тех же быстро перестраиваемых ПЛИС.


Поделиться:



Популярное:

  1. I. ВЕДЕНИЕ ФЕНОЛОГИЧЕСКИХ НАБЛЮДЕНИЙ
  2. III.2. КЛАССИФИКАЦИЯ И ТОНКАЯ СТРУКТУРА ХРОМОСОМЫ
  3. IV. Изучение технологических свойств руд.
  4. V. Изучение гидрогеологических, инженерно-геологических, экологических и других природных условий месторождения
  5. Административное принуждение: понятие и классификация.
  6. Азотные удобрения, их классификация
  7. Антропологическая классификация
  8. Аппендицит: 1) этиология и патогенез 2) классификация 3) патоморфология различных форм острого аппендицита 4) патоморфология хронического аппендицита 5) осложнения
  9. Ассортимент товаров. Классификация ассортимента, его свойства и показатели. Управление ассортиментом.
  10. Атрофия: 1) определение и классификация 2) причины физиологической и патологической атрофии 3) морфология общей атрофии 4) виды и морфология местной атрофии 5) значение и исходы атрофии.
  11. АЧХ и ФЧХ идеального усилителя. Классификация реальных усилителей по виду АЧХ. Линейные искажения.
  12. Банковые сделки (операции) и их классификация.


Последнее изменение этой страницы: 2016-03-26; Просмотров: 1225; Нарушение авторского права страницы


lektsia.com 2007 - 2024 год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! (0.032 с.)
Главная | Случайная страница | Обратная связь