Методические указания по выполнению задачи 3

В задаче 3 рассматриваются следующие типовые КЦУ: преобразователи кодов, мультиплексоры, шифраторы и дешифраторы.

В вариантах 1, 6 и 10 задачи 4 требуется синтезировать в базисе И-НЕ схемы преобразователей кодов. В учебниках [1, С. 117-120] и [2, С. 188-190] приведены примеры синтеза преобразователя кода 8421 в код 2421 и обратно. Причем минимизация логических функций выполнена табличным методом с помощью карт Вейча. Рассмотрим пример синтеза преобразователя кода 8421 в код 2421 при минимизации логических функций с помощью карт Карно, которые более удобны и нашли более широкое практическое применение. Условное графическое обозначение такого преобразователя кода представлено на рисунке 6.

Рисунок 6 – Условное графическое обозначение преобразователя кода 8421 в код 2421

Закон функционирования преобразователя кода представлен в таблице 7.

Таблица 7 – Таблица истинности преобразователя кода 8421 в код 2421

Десятичное число	Код 8421	Код 2421

На основании таблицы истинности преобразователя кодов заполним карты Карно (рисунок 7) и запишем логические функции для выходов , …, в МДНФ.

Рисунок 7 – Карты Карно для преобразователя кода 8421 в код 2421

Окончание рисунка 7

(3)

Преобразуем логические функции (3) в базис И-НЕ, используя правило де Моргана.

Для остальных выходов аналогично:

(4)

Логическая схема преобразователя кода 8421 в код 2421 в базисе И-НЕ, построенная по логическим функциям (4), представлена на рисунке 8.

Для проверки правильности функционирования логической схемы преобразователя кода проставим на выходах логических элементов значения сигналов для входного кодового слова 0011. Поскольку на выходах схемы устанавливается кодовое слово 0011, то преобразователь кода функционирует в соответствии с таблицей истинности.

Следует помнить, что проверка правильности функционирования только по одному входному набору является неполной.

Методика синтеза преобразователей кодов, заданных в вариантах 1, 6 и 10, аналогична. Для составления таблицы истинности следует использовать данные таблицы 8.

Рисунок 8 – Логическая схема преобразователя кода 8421 в код 2421 в базисе И-НЕ

Таблица 8 – Двоично-десятичные коды

Десятичное число	Двоично-десятичные коды
		«с избытком 3»










Примечание – Код «с избытком 3» часто называют кодом 8421+3

В вариантах 2 и 8 задачи 3 требуется синтезировать в базисе И-ИЛИ-НЕ схему мультиплексора на восемь каналов (мультиплексоры называют коммутаторами каналов). Рассмотрим пример синтеза мультиплексора на четыре канала со стробированием. Условное графическое обозначение мультиплексора и назначение выводов представлено в [1, С. 123-125] и [3, С. 141-144]. Таблица истинности мультиплексора представлена в таблице 9.

Таблица 9 – Таблица истинности мультиплексора на четыре канала со стробированием

Адресные входы	Стробирующий сигнал	Выход
			Q
X	X




Примечание – Знаком «X» обозначен произвольный уровень сигнала – 0 или 1

Из таблицы истинности следует, что при отсутствии стробирующего (разрешающего) сигнала ( =1) на выходе мультиплексора Q устанавливается нулевой сигнал независимо от кода на адресных входах , . При поступлении стробирующего сигнала ( =0) на выход мультиплексора Q передается сигнал с того информационного входа … , номер которого указан на адресных входах , .

На основании таблицы истинности мультиплексора запишем логическую функцию для выхода Q в совершенной дизъюнктивной нормальной форме (СДНФ):

(5)

По логической функции (5) можно построить логическую схему мультиплексора в базисе И, ИЛИ, НЕ, однако, более простой логическая схема мультиплексора будет в базисе И-ИЛИ-НЕ. Для преобразования логической функции (5) в базис И-ИЛИ-НЕ следует проинвертировать левую и правую части равенства:

(6)

Из логической функции (6) следует, что в базисе И-ИЛИ-НЕ мультиплексор будет иметь инверсный выход, поэтому для получения прямого выхода к его выходу следует подключить инвертор.

Логическая схема мультиплексора в базисе И-ИЛИ-НЕ, построенная по логической функции (6), представлена на рисунке 9.

Для проверки правильности функционирования логической схемы мультиплексора проставим значения сигналов для адресного кода 11. Поскольку на выход схемы Q передается сигнал со входа D₃, то мультиплексор функционирует в соответствии с таблицей истинности.

Синтез мультиплексора, заданного в вариантах 2 и 8, следует выполнять по вышеприведенной методике.

В вариантах 3, 5 и 9 задачи 3 требуется синтезировать схему дешифратора в базисе И-НЕ со стробированием, т.е. с разрешающим входом .

Рисунок 9 – Логическая схема мультиплексора в базисе И-ИЛИ-НЕ

Условное графическое обозначение дешифратора с инверсными выходами представлено на рисунке 10.

Рисунок 10 – Условное графическое обозначение дешифратора кода 8421 на десять выходов в базисе И-НЕ со стробированием

В дешифраторах с инверсными выходами активным уровнем сигнала на выходах является уровень логического нуля.

Таблица истинности дешифратора представлена в таблице 10.

Таблица 10 – Таблица истинности дешифратора кода 8421 на десять выходов со стробированием

Входной код 8421

Строб (разрешение)

Выходные сигналы

Из таблицы истинности следует, что дешифратор преобразует входной код в сигнал активного уровня на одном из выходов, если на стробирующем входе активный уровень сигнала ( = 0). В противном случае на всех выходах дешифратора устанавливаются пассивные уровни сигнала (единичные).

По данным таблицы 10 запишем логические функции для выходов дешифратора в СКНФ:

(7)

Преобразуем логические функции (7) в базис И-НЕ, используя закон двойного отрицания и правило де Моргана:

(8)

Логическая схема дешифратора в базисе И-НЕ, построенная по логическим функциям (8), представлена на рисунке 11.

Следует помнить, что в дешифраторах с прямыми выходами активным уровнем сигнала на выходах является уровень логической единицы и логические функции следует записывать в СДНФ.

Поскольку на рисунке 11 представлена упрощенная логическая схема дешифратора, то проверку правильности ее функционирования выполним не для четвертой, а для десятой строки таблицы истинности. Так как активный уровень сигнала устанавливается на выходе то схема дешифратора функционирует в соответствии с таблицей истинности.

Рисунок 11 – Логическая схема дешифратора кода 8421 на десять выходов в базисе И-НЕ со стробированием

Синтез логической схемы дешифратора, заданного в вариантах 3, 5 и 9, следует выполнять по вышеприведенной методике. При составлении таблицы истинности заданного дешифратора используются данные таблицы 8. Логические функции записываются для всех выходов дешифратора, и строится полная логическая схема.

В вариантах 4 и 7 задачи 3 требуется синтезировать схему шифратора. В учебниках [1, С. 110-112] и [2, С. 181-184] показан пример синтеза двоичного шифратора десятичных цифр от 0 до 9 в код 8421 без стробирования. Рассмотрим пример синтеза шифратора десятичных цифр от 0 до 9 в код 8421 со стробированием.

Условное графическое обозначение шифратора для преобразования десятичных цифр от 0 до 9 в код 8421 с разрешающим (стробирующим) входом представлено на рисунке 12.

Рисунок 12 – Условное графическое обозначение шифратора для преобразования десятичных цифр от 0 до 9 в код 8421

Сигналы, соответствующие десятичным цифрам, подаются на входы , , …,

Нулевое значение сигнала на разрешающем (стробирующем) входе разрешает работу данного шифратора. Нулевое значение сигнала на выходе отмечает наличие возбужденного входа у данного шифратора.

Чтобы выделить ситуацию, когда отсутствуют возбужденные входы, в данном шифраторе имеется дополнительный выход (разрешение по выходу). Нулевое значение сигнала на выходе вырабатывается при отсутствии возбужденных входов у данного шифратора для разрешения работы следующего (младшего) шифратора при наращивании числа входов и выходов.

На выходах – формируется выходное кодовое слово.

Таблица истинности, описывающая функционирование данного шифратора, представлена в таблице 11.

Таблица 11 – Таблица истинности шифратора для преобразования десятичных цифр от 0 до 9 в код 8421

Входные сигналы

Выходные сигналы

Как видно из таблицы истинности, все вышеперечисленные сигналы на выходах шифратора формируются при наличии активного уровня сигнала на входе разрешения ( = 0). При пассивном уровне сигнала на входе разрешения ( = 1) независимо от состояния информационных входов шифратора на информационных выходах формируется кодовое слово 0000 и пассивные уровни сигналов на выходах и .

При отсутствии возбужденных входов (вторая строка в таблице истинности) на выходе формируется активный уровень сигнала ( = 0).

По данным таблицы 11 запишем логические функции для информационных выходов шифратора. Каждая из них представляет дизъюнкцию входных аргументов (i = 0, 1, …, 9), для которых значение функции равно 1.

(9)

Из таблицы истинности очевидно, что логическая функция для выхода является инверсией логической функции для выхода .

Логическая схема шифратора в базисе И, ИЛИ НЕ, построенная по логическим функциям (9), представлена на рисунке 13.

Для проверки правильности функционирования логической схемы шифратора подадим на ее входы сигналы, соответствующие четвертой строке таблицы истинности ( = 1). Так как на выходах устанавливается кодовое слово 0011, а так же = 0, = 1, то логическая схема шифратора функционирует в соответствии с таблицей истинности.

Синтез логической схемы шифратора, заданного в вариантах 4 и 7, следует выполнять по вышеприведенной методике. При составлении таблицы истинности в качестве выходного кода , , , использовать данные таблицы 8.

Рисунок 13 – Логическая схема шифратора для преобразования десятичных цифр от 0 до 9 в код 8421 в базисе И, ИЛИ, НЕ со стробированием

Контрольная задача 4

Синтезировать цифровой автомат с двумя состояниями, выбрав свой вариант из таблицы 10.

Таблица 10 - Варианты цифровых автоматов для синтеза

Вариант	Синтезируемый цифровой автомат	Структурный базис для синтеза
	D-триггер	RS-триггер и логические элементы НЕ, И, ИЛИ
	T-триггер	D-триггер и логические элементы ИЛИ-НЕ
	JK-триггер	D-триггер и логические элементы НЕ, И, ИЛИ
	JK-триггер	RS-триггер и логические элементы НЕ, И, ИЛИ
	Т-триггер	RS-триггер и логические элементы НЕ, И, ИЛИ
	D-триггер	JK-триггер и логические элементы НЕ, И, ИЛИ
	T-триггер	D-триггер и логические элементы И –НЕ
	T-триггер	RS-триггер c инверсными R и S входами и логические элементы НЕ, И, ИЛИ
	D-триггер	JK –триггер c инверсными J и K входами и логические элементы И –НЕ.
	RS-триггер	D-триггер и логические элементы НЕ, И, ИЛИ.

⇐ Предыдущая 1 2 3 4 56