Элементная база для аппаратной реализации нейрокомпьютера

⇐ ПредыдущаяСтр 3 из 5Следующая ⇒

Эволюция элементной базы вычислительной техники почти всегда подстегивалась аналитическими и инженерными разработками в рамках архитектуры ЭВМ. Сегодняшний уровень развития теории НС, нейроматематики, теории и практики архитектуры и схемотехники НК, развитие микроэлектроники позволяют собирать разные по принципу построения нейро-ЭВМ. При практической реализации базового элемента НК – формального нейрона, его отдельных компонентов, выбора метода соединения нейронов по слоям в нейросеть и процесса обучения сети надо выбрать один из трех кардинально различающихся направлений:

− программное – все части НК выполняются программно на стандартных ЭВМ с архитектурой фон Неймана;

− аппаратно-программное – некоторая часть элементов выполняется аппаратно, а часть – программно;

− аппаратное – все элементы НК исполнены на аппаратном уровне, кроме специальных программ генерирования синаптических коэффициентов.

На данный момент разработано множество исполнений для каждого из этих вариантов. Программные системы, выполняющие первое направление, даже если для этого требуется многопроцессорная или многомашинная аппаратная поддержка, получили наименование нейроэмуляторы, нейроимитаторы.

Второй и третий пункт аппаратно выполняются на заказных кристаллах (ЗК – ASIC), встраиваемых микроконтроллерах (МК – µC), контроллерах общего назначения (GPP), ПЛИС (FPGA), транспьютерах, ЦСП (DSP), нейрочипах.

Второе направление выделяется тем, что аппаратная часть нейроновычислительного отдела исполняется в форме платы расширения для классической ЭВМ, которая имеет, как правило, строение фон Неймана. В этих платах аппаратно может исполняться, к примеру, операция взвешенного суммирования, а операции нелинейного преобразования – программно-базовой ЭВМ. Эти платы расширения носят название нейроускорители.

Исходя из требований по быстродействию к вычислительной системе имеются варианты второго и третьего направления.

Исследуем особенности ПЛИС как элементной базы нейрокомпьютера. Остановим свой выбор на ПЛИС производства предприятия XILINX типа FPGA. Эта ПЛИС является массивом конфигурируемых логических блоков (КЛБ) с полностью изменяемыми быстроскоростными межсоединениями. Весь набор КЛБ и изменяемые межсоединения находятся на кристалле. По окружности кристалла находятся блоки ввода-вывода, которые включают два триггера: один из которых для ввода, другой для вывода информации. Кроме этого, здесь включена логика дешифрации и цепи для контроля высокоомных состояний.

Только на одном КЛБ ПЛИС возможно исполнить полный двухразрядный сумматор.Каскадное соединение двухразрядных сумматоров обеспечивает возможность построения сумматора 16-разрядных чисел. Суммирование пары 16- разрядных чисел будет равным 5 нс при тактовой частоте 200 МГц.

ПЛИС обладает матричной структурой. Элементарной ячейкой матрицы служит КЛБ. Кристалл ПЛИС, построенный таким образом позволяет создавать иерархические структуры НС. На самом низшем иерархическом уровне подобных структур стоит двухразрядный полный сумматор, построенный на базе КЛБ. Последующий уровень в такой структуре занимает сумматор, к примеру, 16-разрядных двоичных чисел. Умножители строятся на базе сумматоров. В последующем на более верхнем уровне иерархии располагается отдельный нейрон, а из нейронов конфигурируются фрагменты НС.

На основе элементарного массива фирмой «Scan Engineering Telecom» КБЛ была разработана библиотека простейших арифметических блоков, как сумматоры, умножители, компараторы, некоторые виды нейронов.

Многоуровневая конвейерная структура НС на базе ПЛИС серии XC4000 позволяет получить время вычисления одного нейрона в 6 нс (для нейрона с 8-ю 8- разрядными входами). А так как в такой организации все нейроны работают параллельно, то обработка всего N-мерного входного пространства производится так же за 6 нс. Иерархическая организация по своим свойствам многотактная. В связи с этим выходная К-мерная реакция сети приходит на выход в отношении входного с некоторой задержкой. В принципе, этот факт сильно не снижает быстродействия сети, так как конвейер дает единый такт приема входных сигнало и выдачу выходных. Для подобной ПЛИС такт приема будет равен 6 нс.

На данный момент фирмой «Scan Engineering Telecom» выработано пять путей реализации нейрона, различающихся быстродействием и аппаратными затратами:

1) Наибольшее быстродействие, большие аппаратные ресурсы, полная загрузка весовых коэффициентов (обучение) в реальном течении времени;

2) Среднее быстродействие, небольшие аппаратные ресурсы, нагрузка весовых коэффициентов в реальном течении времени;

3) Высокое быстродействие, средние аппаратные затраты, загрузка весовых коэффициентов не в реальном течении времени;

4) Среднее быстродействие, малые аппаратные затраты, загрузка весовых коэффициентов не в реальном течении времени;

5) Среднее быстродействие, чрезвычайно малые аппаратные затраты, загрузка весовых коэффициентов не в реальном течении времени, однобитные высокоскоростные межсоединения.

В таблице 1 приведены результаты исполнения нейронов для различных ПЛИС. Таблица 1

Обратим внимани на исследование ЦПС как элементной базы нейрокомпьютера. Главным преимуществом ЦПС как элементной базы нейровычислителей перед универсальными микропроцессорами - это возможность вычислений на максимальных тактовых частотах, так же возможность иполнить большинство операций алгоритма управления на аппаратном этапе. Эта особенность обеспечивает высокую производительность проектируемых устройств на их основе. Платой за высокое быстродействие будут осложнения, которые связаны с изменением алгоритмов управления, потому как при этом практически все изменения производятся на изменения схемотехники вычислителя.

Одним из перпективных направлений является конструирование вычислительных устройств на новой архитектуре – TrigerSHARC, которая сочетает в себе высокую степень конвейеризации и возможность программирования RISC-процессоров, SHARC-ядро, иерархию памяти, особенность исполнения интерфейса ввода/вывода ЦПС, параллелизм на уровне команд VLIW (Very Long Instruction Word) архитектур.

Одна из нескольких возможностей аппаратной реализации – нейрочипы. Нейрочипом обычно называют специализированную сверхбольшую интегральную схему (СБИС-нейрочип), сделанную для реализации нейросетевых алгоритмов. Разработки таких нейрочипов ведутся многими фирмами в разных странах.

По типу информационного устройства нейрочипы делятся на аналоговые, цифровые и гибридные.

Аналоговая элементная база охарактеризована довольно большим быстродействием и низкой себестоимостью, что в большой мере способствует ее производству. Самыми простейшими являются СБИС с битовыми весовыми коэффициентами, которые, как правило, настраиваются с установленными весовыми коэффициентами и полными последовательными связями.

По алгоритму исполнения нейроалгоритмов различают нейрочипы с полностью аппаратной и с программно-аппаратной реализацией (когда нейроалгоритмы хранятся в программируемом запоминающем модуле).

Также нейрочипы делятся по структуре: с как жесткой, так и с переменной структурой.

Другим классом выделяются нейросигнальные процессоры. Ядро таких СБИС являет собой сигнальный процессор, а исполненные на кристалле специализированные дополнительные модули позволяют выполнять нейросетевые алгоритмы. Таким дополнительным модулем, к примеру, может быть векторный процессор. Возможности микроэлектроники и требования потребителей спровоцировали создание проблемно-ориентированного направления производства нейрочипов. Здесь можно выделить следующие области их проблемной ориентации:

– обработка, сжатие и сегментация изображения;

– обработка стереоизображений; распознавание движущихся целей на изображении;

– обработка сигналов;

– ассоциативная память.

Отдельное место в проблемной ориентации нейрочипов занимает ориентация на клеточную структуру. На подобной структуре исполняются резистивные решетки, нейрочипы с внутрикристаллической реализацией слоя фоторецепторов, так называемые ретины. Ретины используются в робототехнике, медицине (для вживления в глазное яблоко слепого человека) и других областях.

⇐ Предыдущая 1 234 5 Следующая ⇒