АНАЛИЗ И СИНТЕЗ ТИПОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ

Курсовая работа КР2

АНАЛИЗ И СИНТЕЗ ТИПОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ

(ЗАДАНИЯ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ

КУРСОВОЙ РАБОТЫ КР2)

Методические указания к выполнению курсовой работы КР2 «Анализ и синтез типовых электронных устройств» предназначены для студентов вузов, изучающих базовую дисциплину «Электротехника и электроника» в объёме 7-8 зачётных единиц (252-288 академических часов), включенной в примерные образовательные программы ФГОС ВПО-3 естественнонаучных профилей подготовки бакалавров и дипломированных специалистов. В методических указаниях излагается содержание курсовой работы КР2 по дисциплине «Электротехника и электроника» (модуль 2 «Электроника»), приводится перечень и варианты заданий, подлежащие выполнению, рекомендации по оформлению отчета по работе, основные теоретические положения, относящиеся к тематике заданий курсовой работы, и примеры выполнения заданий.

Ц е л ь ю курсовой работы является:

· получение навыков анализа и синтеза электронных устройств;

· закрепление теоретических положений, рассмотренных на лекциях.

Курсовая работа КР2 состоит из трёх заданий:

З а д а н и е 2.1. Построение логарифмической амплитудно-частотной характеристики (ЛАЧХ) преобразователя сигналов на операционном усилителе (срок сдачи – в конце второго месяца семестра).

З а д а н и e 2.2. Синтез комбинационного логического устройства в заданном базисе логических элементов (срок сдачи – в конце третьего месяца семестра).

З а д а н и е 2.3. Синтез цифрового автомата (срок сдачи и защита курсовой работы – в зачётную неделю семестра).

Итоговая оценка (отлично, хорошо, удовлетворительно, неудовлетворительно) за выполненную, оформленную в соответствии с требованиями к отчету по работе, и защищённую (в комиссии, состоящей обычно из двух преподавателей) курсовую работу заносится в зачётную ведомость учебной части института (деканата) в конце семестра.

Студент, не выполнивший и не защитивший в текущем семестре курсовую работу или получивший неудовлетворительную оценку при ее защите (как и не выполнивший в полном объеме лабораторный практикум по модулю «Электроника»), к экзамену по дисциплине «Электротехника и электроника» не допускается кафедрой, о чем в соответствующей строке экзаменационной ведомости (напротив фамилии студента) в день экзамена ставится отметка н/к (не допущен к экзамену кафедрой).

Отчет по курсовой работе оформляется на стандартных листах белой бумаги форматом А4, сброшюрованных в папку, на одной стороне листов с полями не менее 25-30 мм, где первая страница обложки может служить титульным листом отчета по работе. В верхней части обложки последовательно указать:

Министерство образования и науки Российской Федерации

ФГБОУ ВПО «МАТИ – Российский государственный технологический

университет имени К. Э. Циолковского» (МАТИ)

Кафедра «Прикладная математика, информационные

технологии и электротехника»

Ниже (по центру):

Курсовая работа по модулю 2 «Электроника»

базовой дисциплины для вузов «Электротехника и электроника» на тему:

АНАЛИЗ И СИНТЕЗ ТИПОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ

Ниже записать полный номер группы (например, 3ИНТ-2ДБ-202), фамилию И.О. студента, полный код расчётного варианта, например, КР2-13 – код 13-го варианта заданий курсовой работы КР2.

Далее, привести данные: Выполнил(а): «___» __________201__г., Подпись студента. Сдано преподавателю на проверку «__»_ ____201__г., Проверил: __________ (доцент Иванов И. И.) «___» _______ 201__г.

Внизу листа (по центру) записать имя города и текущий год.

На следующей странице представляется Аннотация выполненной работы (не более 2/3 страницы) с краткой характеристикой расчётных схем устройств, используемых методов (законов, правил и т.п.) их анализа (синтеза) и полученных результатов выполнения заданий.

Например, аннотация первого задания:

«В Задании 2.1 проведен анализ частотных свойств преобразователя аналоговой информации, выполненном на основе операционного усилителя. При анализе схемы и её расчёте использован операторный метод получения передаточных функций элементарных звеньев и преобразователя, охваченного цепью отрицательной обратной связи. На основе передаточной функции рассчитана и построена ЛАЧХ заданного преобразователя и определены основные параметры устройства».

Аналогично даётся аннотация выполненных 2-го и 3-го заданий работы КР2.

На третьей странице пояснительной записки приводится полное задание на курсовую работу (см. стр. 2).

На четвертой странице записывается заглавие задания 2.1 курсовой работы КР2 и под ним (в скобках) код расчётного варианта. Ниже вычерчивается (с соблюдением ГОСТ 2.721-74) принципиальная электрическая схема устройства и под ней записываются из таблицы 2.1 исходные данные для расчёта заданного варианта, например: DА - К140УД10, R₁ = 36 кОм, R₂ = 12 Ом, С₁ =... и т.д.

Далее, выполняется поэтапный расчёт схемы цепи с соответствующими заголовками каждого этапа (шага), с вычерчиванием необходимых расчётных схем с условно положительными направлениями токов и напряжений, с записью уравнений и формул в общем виде с последующей подстановкой численных значений входящих в формулы физических величин и с записью промежуточных результатов расчёта (для поиска возможных ошибок в расчёте преподавателем). Результаты расчётов следует округлять, оставляя не более четырех-пяти значащих цифр, выражая числа с плавающей запятой, если они велики или малы.

Диаграммы и графики вычерчиваются на миллиметровой бумаге (или на листах с мелкой сеткой при выполнении работы на ПК) с использованием соответствующих равномерных или логарифмических масштабов по осям и с указанием размерностей. Рисунки и диаграммы должны быть пронумерованы и снабжены надписью, например, Рис. 2. ЛАЧХ последовательного звена коррекции. Нумерация, как рисунков, так и формул – сквозная по всем трём заданиям!

Далее, продолжение оформления отчётов по 2-му и 3-му заданиям.

По результатам расчётов и графических построений формулируются выводы по каждому заданию или в конце отчёта – по всей курсовой работе. На последней странице отчета студент ставит свою подпись и дату завершения выполнения работы.

В н и м а н и е. 1. Небрежно оформленные отчеты по курсовой работе возвращаются студентам для переоформления. Также преподаватель возвращает отдельным студентам отчеты на доработку с пометками ошибок на листах или с перечнем замечаний и рекомендаций по исправлению ошибок на титульном листе.

2. После защиты курсовых работ, пояснительные записки студентов групп с отметкой и подписью преподавателя (двух преподавателей) на титульных листах, занесенных также в соответствующую ведомость и в зачётные книжки студентов, сдаются на кафедру для хранения в течение двух лет.

Задание 2.1

РАСЧЕТ И ПОСТРОЕНИЕ ЛОГАРИФМИЧЕСКОЙ АМПЛИТУДНО-ЧАСТОТНОЙ ХАРАКТЕРИСТИКИ ПРЕОБРАЗОВАТЕЛЯ СИГНАЛОВ

НА ОПЕРАЦИОННОМ УСИЛИТЕЛЕ

Для заданной схемы (рис.2.1) преобразователя аналоговых сигналов на операционном усилителе DA рассчитать и построить его ЛАЧХ и определить основные параметры данного устройства.

Рис. 2.1. Обобщенная схема преобразователя аналоговых сигналов

ПРИМЕР ПОСТРОЕНИЯ ЛАЧХ

Выводы по заданию КР2-1

Исследуемый преобразователь аналоговых сигналов фактически является фильтром нижних частот, обеспечивающий передачу сигналов в диапазоне частот 0…w₁, и ослабление сигналов на уровне -6, 14 дБ в диапазоне частот w₂…w_3. После частоты w₃ ЛАЧХ имеет постоянный наклон -20 дБ/дек.

Задание 2.2

БАЗИСЕ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

По заданным параметрам синтезировать схему комбинационного устройства в заданном базисе логических элементов.

Для этого согласно варианту (см. табл. 2.5 и табл. 2.6) необходимо:

2.2.1. По исходным данным составить таблицу истинности устройства.

2.2. Записать совершенную дизъюнктивную (СДНФ) и совершенную конъюнктивную (CКНФ) функции алгебры логики (ФАЛ), описывающие поведение устройства.

2.2.3. Минимизировать ФАЛ устройства.

2.2.4. Привести минимизированную ФАЛ к базису заданных логических элементов (см. табл. 2.7).

2.2.5. Синтезировать схему устройства в заданном базисе логических элементов.

2.2.6. Нарисовать временные диаграммы, поясняющие работу синтезированного устройства при подаче на его вход заданной последовательности проверочных входных кодов (см. табл. 2.8).

2.2.7. Сформулировать выводы по результатам выполненного задания.

Т а б л и ц а 2.5. Варианты задания 2.2 курсовой работы КР2

№ варианта	Номер последовательности конституент единицы, описывающей ФАЛ устройства (см. табл. 2.6)	Базис логических элементов (см. табл. 2.7)	Последовательность проверочных входных кодов (см. табл. 2.8)























Т а б л и ц а 2.5 (продолжение)











































Т а б л и ц а 2.5 (продолжение)











































Т а б л и ц а 2.5 (продолжение)

Решение.

В результате имеем 3 элемента 2И-НЕ и один элемент 3И-НЕ.

Пример 2.3.4. Привести ФАЛ к базису элементов ИЛИ-НЕ:

В результате имеем 3 элемента 2ИЛИ-НЕ, один элемент 3ИЛИ-НЕ и один инвертор, который так же можно выполнить на элементе ИЛИ-НЕ.

2.3.6. Приведение ФАЛ к заданному числу входов логического элемента. Здесь возможно два случая:

· число реальных входов логического элемента больше числа, требуемого ФАЛ,

· число реальных входов логического элемента меньше числа, требуемого ФАЛ.

В первом случае используются следующие формулы:

Пример 2.3.5. Привести ФАЛ к виду логических элементов с тремя входами (3И-НЕ):

Пример 2.3.6. Привести ФАЛ к виду логических элементов с тремя входами (3ИЛИ-НЕ):

Во втором случае, когда число реальных входов логического элемента меньше числа, требуемого ФАЛ, для преобразования ФАЛ можно воспользоваться теоремой , применяя ее к части выражения.

Пример 2.3.7. Преобразовать ФАЛ трехвходового элемента 3И-НЕ к базису элементов 2И-НЕ:

Пример 2.3.8. Преобразовать ФАЛ четырехвходового элемента 4И-НЕ к базису элементов 2И-НЕ:

или .

Последнее преобразование менее предпочтительно, так как при реализации приводит к большим задержкам получения результата.

Аналогично преобразуется число входов ФАЛ и элементов ИЛИ-НЕ.

Пример 2.3.9. Преобразовать ФАЛ трехвходового элемента 3ИЛИ-НЕ к базису элементов И-НЕ:

2.3.7. Вычерчивание схемы устройства по его ФАЛ. Графические эквиваленты типовых элементов ФАЛ приведены в таблице 2.3.1.

ПРИМЕР СИНТЕЗА КОМБИНАЦИОННОГО ЛОГИЧЕСКОГО

УСТРОЙСТВА В БАЗИСЕ 3И-НЕ

Рассмотрим выполнение задания со следующими параметрами: вар. 1 (табл. 2.6), вар. 3 (табл. 2.7), вар. 6 (табл. 2.8).

Согласно заданию из таблиц 2.6, 2.7 и 2.8 выбираем:

· последовательность конституент единицы: 0, 3, 4, 6, 11, 12, 13, 14,

· базис логических элементов: 3И-НЕ,

· последовательность проверочных кодов: 0, 7, 3, 11, 2, 14, 9, 15, 8, 6.

1. По заданным конституентам единицы составим таблицу истинности. Так как максимальная из заданных конституент равна 14, то для отображения входного кода проектируемого устройства достаточно четырех входных переменных (четырехразрядного входного кода).

Т а б л и ц а 2.4.1. Таблица истинности работы устройства

Х3	Х2	Х1	Х0	F(X)

2. Используя составленную таблицу истинности, запишем СДНФ и CКНФ синтезируемого устройства.

СДНФ:

СКНФ:

3. Минимальную дизъюнктивную форму ФАЛ получим с использованием карты Вейча. На карте Вейча (см. рис. 2.4.1) можно выделить 4 области, охватывающие все единичные значения функции.

Первая область состоит из четырех элементов, описываемая произведением неизменных переменных .

Вторая область – из двух элементов, описываемая произведением неизменных переменных .

Рис. 2.4.1. Карта Вейча для заданного алгоритма

Третья область – из двух элементов, описываемая произведением неизменных переменных .

Четвертая область – из двух элементов, описываемая произведением неизменных переменных .

Окончательно получим минимизированную ФАЛ вида

4. Приведем полученную ФАЛ к базису элементов 3И-НЕ:

Следует отметить, что последний член выражения моделирует формирование логической константы, равной логической единицы (при любых значениях Х1 данное выражение равно «лог. 1»). Возможны и другие способы задания логической константы. Например, заданием на всех входах элемента 3И-НЕ логического нуля: .

5. По полученному выражению синтезируем схему логического устройства в заданном базисе 3И-НЕ (рис. 2.4.2). Для этого элементы, реализующие операцию функции Шеффера, располагают от входа к выходу согласно их месту в ФАЛ.

Для получения сигналов, инверсных входным ( , , , ), на входе устройства используются дополнительные элементы DD1…DD4, выполняющие роль инверторов. Например, выходной сигнал элемента DD1 определяется выражением , т.е. элемент выполняет функцию инвертора.

6. Для получения временных диаграмм коды, заданные в таблице 7.8, последовательно подаются на входы спроектированного устройства и прослеживается сигнал, проходящий по всем элементам схемы. Эту проверку можно выполнить либо вручную, подставляя значения заданных переменных на входы устройства, либо с помощью соответствующего программного обеспечения, например, программы Multisim, используемой при выполнении лабораторных работ.

Рис. 2.4.2. Схема логического устройства в заданном базисе 3И-НЕ

На рис. 2.4.3. приведены полученные в результате проверки временные диаграммы, поясняющие работу спроектированного устройства.

Выводы по заданию 3.2

Рис. 2.4.3. Временная диаграмма устройства

7. Выводы по заданию 2 должны содержать основные результаты, полученные при выполнении работы. Например: «В результате выполнения задания получены ФАЛ, формально описывающие заданный алгоритм функционирования устройства. Выполнена минимизация СДНФ, в результате которой найдена минимальная дизъюнктивная формы (МДНФ) записи ФАЛ. Минимизация выполнена с использованием карт Вейча. МДНФ ФАЛ приведена к виду, предполагающему ее реализацию на элементах 3И-НЕ. Синтезирована схема устройства в заданном базисе логических элементов, и, с использованием заданных проверочных кодов, проверена правильность ее функционирования. Результат проверки свидетельствует, что функционирование разработанной схемы соответствует исходному заданию».

Задание 2.3

ЦИФРОВОГО УСТРОЙСТВА), РЕАЛИЗУЮЩЕГО ЗАДАННЫЙ

АЛГОРИТМ ФУНКЦИОНИРОВАНИЯ

По известным параметрам синтезировать схему последовательностного устройства, формирующего на выходе заданную последовательность двоично-десятичных кодов.

Для этого согласно варианту (см. табл. 2.9) необходимо:

2.3.1. Определить число необходимых состояний и объем памяти цифрового автомата.

2.3.2. Преобразовать заданную последовательность выходных чисел к виду двоично-десятичного кода.

2.3.3. Определить разрядность выходного кода устройства.

2.3.4. Нарисовать обобщенную структурную схему проектируемого устройства.

2.3.5. Составить граф переходов цифрового автомата.

2.3.6. Выбрать тип триггера для реализации триггерной подсистемы цифрового автомата и записать его таблицу переходов.

2.3.7. Составить расширенную таблицу истинности, описывающую поведение проектируемого цифрового автомата.

2.3.8. Записать минимизированные ФАЛ, описывающие алгоритм работы комбинационной подсистемы устройства.

2.3.9. Привести полученные ФАЛ к стандартному базису логических элементов.

2.3.10. Составить схему цифрового автомата.

2.3.11. Нарисовать временные диаграммы, поясняющие работу разработанного устройства.

3.12. Сформулировать выводы по работе.

Т а б л и ц а 7.9. Варианты задания 2.3 курсовой работы КР2

№ п.п.	Последовательность выходных чисел
	20, 75, 32, 11, 20, 64, 87
	51, 46, 93, 54, 58, 14, 14
	44, 36, 0, 57, 18, 17
	23, 34, 54, 44, 13, 25, 34
	54, 48, 86, 59, 59, 22
	39, 53, 67, 27, 95, 71, 27
	84, 55, 4, 66, 4, 4
	74, 77, 40, 16, 50, 50
	69, 72, 43, 22, 7, 7, 73, 73
	35, 62, 68, 47, 97, 31, 52, 68
	15, 9, 37, 56, 82, 99, 33
	55, 81, 80, 29, 45, 81, 80
	26, 45, 63, 21, 21, 94
	38, 28, 19, 96, 42, 28, 19
	1, 92, 30, 30, 30
	65, 98, 70, 5, 5, 52
	8. 41, 78, 8, 41, 78, 2
	24, 24, 24, 76, 6, 6
Т а б л и ц а 2.9 (продолжение)
	79, 12, 12, 79, 83, 83
	49, 60, 91, 22, 36, 91, 91, 22
	61, 85, 90, 0, 90, 61
	17, 48, 75, 32, 66, 17, 48
	36, 94, 62, 71, 35, 38
	9, 47, 51, 72, 98, 47, 51
	10, 3, 3, 3, 10, 95, 86, 2
	52, 74, 85, 26, 85, 26, 64
	23, 33, 77, 88, 56, 23, 89
	43, 70, 87, 96, 29, 29, 42
	25, 33, 15, 65, 63, 65, 6
	31, 40, 82, 67, 49, 31, 49
	58, 76, 45, 13, 45, 13, 7, 46
	55, 84, 93, 53, 60, 53, 88
	89, 89, 39, 39, 1, 1, 69, 35
	97, 44, 92, 21, 14, 92
	36, 81, 16, 37, 62, 16, 43, 99
	18, 63, 42, 27, 18, 57, 34
	19, 0, 68, 5, 37, 33, 33, 5
	15, 40, 77, 93, 71, 77, 32
	11, 52, 76, 94, 11, 41, 58
	61, 87, 28, 66, 97, 87
	46, 55, 67, 46, 55, 67, 8
	9, 10, 56, 84, 25, 69, 9
	50, 2, 73, 86, 57, 50, 35
	38, 64, 59, 72, 83, 51, 75, 75
	44, 23, 70, 82, 79, 12, 54, 39
	7, 22, 96, 96, 60, 36, 53, 86
	99, 80, 61, 45, 20, 80, 34
	6, 37, 15, 88. 42, 26, 88
	41, 71, 24, 78, 61, 71, 24
	4, 17, 21, 32, 63, 21, 48, 79
	94, 73, 47, 11, 40, 11, 95
	38, 52, 76, 57, 83, 14
	19, 62, 89, 27, 64, 32, 19
	43, 74, 13, 58, 82, 70, 13
	65, 90, 59, 84, 16, 90, 81
	76, 69, 27, 69, 72, 72
	39, 51, 25, 56, 45, 25, 38
	92, 49, 91, 85, 3, 3, 44, 56
	98, 30, 66, 18, 68, 95, 54
Т а б л и ц а 2.9 (продолжение)
	59, 0, 28, 8, 98, 1, 0, 14
	93, 2, 97, 87, 20, 54, 10, 74
	89, 35, 53, 61, 78, 12, 12
	37, 48, 62, 85, 43, 48, 29
	15, 67, 81, 44, 39, 67, 3
	57, 22, 22, 96, 52, 79, 37, 9
	56, 92, 58, 72, 13, 87, 92
	55, 55, 78, 31, 84, 84, 48, 64
	61, 88, 43, 18, 48, 35, 35, 0
	82, 49, 71, 27, 95, 95
	76, 40, 98, 53, 68, 77, 11, 11
	10, 45, 66, 32, 69, 86, 10
	51, 47, 89, 33, 74, 25, 47
	65, 73, 28, 28, 63, 63, 6, 24
	85, 99, 62, 38, 83, 17, 99, 2
	30, 54, 60, 26, 94, 23, 60, 1
	42, 16, 59, 16, 41, 36
	34, 80, 34, 80, 93, 12, 12, 97
	91, 57, 29, 21, 57, 29, 4
	90, 33, 66, 14. 56, 44, 50, 90
	46, 78, 52, 26, 75, 89, 31
	24, 45, 24, 45, 73, 87, 41
	15, 76, 98, 14, 61, 94, 76
	54, 77, 83, 91, 32, 32, 59
	65, 86, 72, 53, 70, 70, 42
	38, 71, 8, 8, 37, 37
	43, 74, 68, 82, 64, 23, 74, 40
	13, 7, 20, 97, 51, 39, 20, 20
	62, 50, 49, 81, 36, 50, 79
	85, 93, 96, 58, 21, 21, 30
	69, 25, 88, 5, 5, 5, 28, 17
	19, 3, 9, 53, 72, 77, 2, 19
	6, 18, 58, 81, 49, 1, 1, 48
	64, 86, 43, 27, 75, 67, 91, 38
	25, 63, 94, 46, 7, 0, 23, 31
	85, 60, 4, 4, 56, 62, 35, 57
	73, 87, 17, 34, 41, 52, 66, 90
	22, 16, 33, 55, 61, 47, 22
	44, 68, 96, 89, 3, 26, 59
	14, 54, 84, 92, 36, 11, 54, 84
	42, 70, 88, 29, 7, 51, 88, 29
Т а б л и ц а 2.9 (продолжение)
	13, 30, 40, 65, 78, 69, 83, 0
	12, 12, 79, 79, 95, 95, 99
	71, 39, 82, 97, 2, 2, 6, 6
	93, 28, 80. 10, 98, 18, 50, 18
	82, 36, 61, 83, 11, 21, 45
	23, 16, 15, 47, 15, 26, 19
	57, 9, 38, 63, 31, 9, 13, 0
	25, 33, 8, 35, 46, 8, 49
	27, 56, 43, 1, 76, 5, 85, 42
	17, 43, 19, 28, 66, 94, 41, 74
	34, 32, 97, 78, 48, 52, 99, 37
	14, 93, 98, 20, 51, 86, 30
	91, 59, 10, 64, 64, 55
	96, 4, 58, 40, 3, 60, 65
	39, 73, 81, 68, 92, 90, 81
	7, 53, 87, 70, 77, 62, 89, 75
	24, 80, 67, 69, 72, 90, 80
	71, 36, 42, 59, 86, 33, 21
	5, 62, 48, 92, 98, 24, 57, 73
	1, 99, 53, 39, 17, 95, 53
	27, 66, 45, 13, 84, 29, 3, 82
	79, 55, 16, 35, 77, 29, 30, 91
	47, 32, 26, 18, 69, 71, 11, 68
	38, 37, 75, 14, 9, 89, 75
	23, 7, 51, 44, 14, 58, 94, 46
	49, 15, 60, 88, 87, 34, 15, 31
	6, 43, 78, 22, 63, 56, 25, 76
	10, 20, 8, 65, 83, 31, 96, 70

ЦИФРОВЫХ УСТРОЙСТВ

2.5.1 Основные определения. Последовательностными устройствами или автоматами с памятью называют логические устройства, выходной сигнал которых определяется не только действующей в настоящий момент на входе комбинацией переменных, но и всей последовательностью входных и выходных переменных, действовавших в предыдущие моменты времени.

Рис. 2.5.1. Обобщенная структурная схема последовательностного устройства

Комбинационное логическое устройство

Блок обратной связи

Сигнал ПОС Y [k -1…0]

Выходной cигнал Z [m -1…0]

Внутренний входной сигнал Q[p -1…0]

Входной cигнал X [n -1…0]

Реализация такого алгоритма работы предполагает, что на входе некоторого логического устройства действует не только комбинация внешних входных сигналов, но и некоторые сигналы, отображающие предысторию работы устройства. Такие сигналы могут вырабатываться в самом комбинационном устройстве и совместно с внешними подаваться на его вход. Очевидно, что, по сути, в последовательностном устройстве существует канал передачи информации с его выхода на вход, причем эта информация суммируется с внешней. Следовательно, такой канал передачи является цепью положительной обратной связи (ПОС), охватывающей исходное комбинационное устройство. На рис. 2.5.1 приведена обобщенная структурная схема, реализующая описанный алгоритм работы устройства.

Представленная на рис. 2.5.1 структура является конечным автоматом, известным как автомат Мили. Если в схеме отсутствует входной сигнал X[n-1…0], то получим структуру, известную как автомат Мура.

В зависимости от выполнения блока ПОС, данная структура порождает два класса устройств. Если в качестве блока обратной связи используется комбинационное устройство, получаем класс устройств называемых триггерами. Эти устройства являются элементарными ячейками памяти, способными хранить один бит информации. Если блок обратной связи сам выполнен как последовательностное устройство, например триггер, то получаем более сложное устройство, которое и является конечным автоматом. Рассмотрим особенности работы обоих классов последовательностных устройств.

2.5.2. Триггеры. Триггером называется устройство, способное формировать два устойчивых значения выходного сигнала и скачкообразно изменять эти значения под действием внешнего управляющего сигнала.

Простейший триггер может быть построен, если в качестве комбинационного логического устройства использовать простейший элемент 2И-НЕ или 2ИЛИ-НЕ. Так как эти элементы содержат инвертор, то для формирования сигнала ПОС выходной сигнал элемента необходимо дополнительно инвертировать. С этой целью можно использовать второй такой же элемент. На рис. 2.5.2 приведены два варианта построения простейшего триггера. Он снабжен двумя информационными входами: X1 и X0 и двумя выходами и , сигналы которых связанны операцией инверсии. Рядом со схемами приведены таблицы истинности, поясняющие работу этих устройств. В таблицах под Q_n понимается исходное значение выходного сигнала триггера, а под Q_n₊₁- значение выходного сигнала после воздействия входных сигналов.

Рис. 2.5.2. Схемы простейших триггеров

Из таблиц следует, что существует три разновидности комбинаций входных сигналов Х1 и Х0. Первая - это комбинация, при которой значение выходного сигнала остается неизменным. Вторая – комбинация, которая однозначно определяет выходной сигнал устройства. И третья – это запрещенная комбинация, при которой не выполняется определение триггера (сигнал

), т.е. устройство теряет способность хранить информацию, так как после снятия этой комбинации значение выходного сигнала невозможно прогнозировать.

Реальные схемы триггеров содержат одну или несколько из приведенных ячеек памяти и некоторую комбинационную схему, предназначенную для формирования информационных сигналов Х1 и Х0.

При описании поведения триггера пользуются понятиями: триггер установлен или триггер находится в состоянии установки – выходной сигнал Q = 1; триггер сброшен или триггер находится в сброшенном состоянии – выходной сигнал Q = 0, а так же понятием активного входного сигнала, под которым понимают такое его значение, которое однозначно определяет выходной сигнал устройства.

Существующие типы триггеров можно квалифицировать по различным признакам. Наиболее часто в качестве такого признака используют тип информационных входов, управляющих работой триггера.

Различают следующие типы управляющих входов триггеров:

R – раздельный вход сброса триггера (Q = 0);

S – раздельный вход установки триггера (Q = 1);

K – вход сброса универсального триггера (Q = 0);

J – вход установки универсального триггера (Q = 1);

T – счетный вход триггера;

D – информационный вход, сигнал которого переписывается на выход (Q = D);

С – вход синхронизации.

По этим признакам различают синхронные (переключаются только при наличии сигнала на входе синхронизации С) и асинхронные (переключаются сразу после изменения информационных сигналов) RS-, T-, JK- и D-триггеры, последние могут быть только синхронными.

Простейшими триггерами (см. рис. 2.5.2) являются асинхронные RS-триггеры. Для триггера (рис. 2.5.2а) активным входным сигналом является сигнал «лог. 0». Вход Х1 = S, вход X0 = R. Для триггера (рис. 2.5.2б) активным является сигнал «лог. 1»: вход Х1 = R, X0 = S. Условное изображение асинхронного RS-триггера показано на рис. 2.5.3. В левом выделенном поле указываются все информационные входы триггера. При этом, если активным логическим сигналом является сигнал «лог. 0», то соответствующий вход снабжается кружком (как выход ). В правом верхнем углу стоят буква «Т» или «ТТ» в зависимости от того, является ли триггер одноступенчатым или двухступенчатым. Пример построения двухступенчатого триггера приведен в таблице 2.5.1 (Т- и JK-триггеры).

Рис. 2.5.3. Условное обозначение асинхронного RS-триггера

На практике, работу триггера удобно описывать не таблицами истинности, а таблицами переходов, указывающими, какая комбинация информационных сигналов приводит к заданному изменению выходного сигнала (состояния) триггера.

В табл. 2.5.1 приведены возможные схемы и таблицы переходов различных типов триггеров при условии, что активным логическим сигналом является сигнал «лог. 1».

П р и м е ч а н и я.

1. Таблицы переходов приведены для случая асинхронных триггеров. Работу синхронного триггера можно описать следующей ФАЛ:

т.е. синхронный триггер переключается только в момент активного уровня сигнала на его входе синхронизации С.

ПРИМЕР СИНТЕЗА ПОСЛЕДОВАТЕЛЬНОСТНОГО ЛОГИЧЕСКОГО УСТРОЙСТВА

Рассмотрим пример синтеза последовательностного устройства, формирующего на выходе следующую последовательность кодов: 21, 97, 67, 21, 38, 96.

12 3 4 5 6 7 8 9 Следующая ⇒