|
Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология Образование Политология Производство Психология Стандартизация Технологии |
|
|
Архитектура Аудит Военная наука Иностранные языки Медицина Металлургия Метрология Образование Политология Производство Психология Стандартизация Технологии |
заданного алгоритма устройства ⇐ ПредыдущаяСтр 9 из 9
В расширенной таблицы истинности в первые два столбца записаны все комбинации фактически возможных входных сигналов комбинационной подсистемы автомата: это входные сигналы Х и сигналы Третий столбец таблицы содержит выходные сигналы (состояния) подсистемы памяти, которые должны формироваться после переключения триггеров:
Значения этих сигналов берутся либо из графа переходов автомата, либо из таблицы его состояний. Четвертый столбец содержит сигналы ПОС, которые должна формировать комбинационная подсистема для обеспечения заданного порядка переключения триггеров подсистемы памяти. Отмечалось, что подсистема памяти состоит из двух Т-триггеров, поэтому входной сигнал подсистемы Последний столбец таблицы 2.5.3 содержит значения выходных сигналов Z, которые, для известных Для проектирования автомата необходимо получить ФАЛы, описывающие поведение комбинационной подсистемы. Эти ФАЛы можно синтезировать из расширенной таблицы истинности, которая содержит всю информацию о входных сигналах Xn и Sn и сигналах Z подсистемы памяти. Проведем минимизацию этих ФАЛ с использованием карт Вейча (рис. 2.5.7) и запишем минимизированные ФАЛ для комбинационной подсистемы проектируемого устройства:
 Преобразуем полученные выражения к базису элементов И-НЕ:
6. Используя полученные ФАЛ и выбранный тип триггеров для реализации подсистемы памяти, синтезируем схему проектируемого устройства (рис. 2.5.8). На схеме автомата триггер DD1 формирует сигналы Элементы DD5, DD6 и DD13 формируют сигнал
Рис. 2.5.8. Схема синтезированного автомата ПРИМЕР СИНТЕЗА ПОСЛЕДОВАТЕЛЬНОСТНОГО ЛОГИЧЕСКОГО УСТРОЙСТВА Рассмотрим пример синтеза последовательностного устройства, формирующего на выходе следующую последовательность кодов: 21, 97, 67, 21, 38, 96. 3.6.1. Определим необходимое число состояний и требуемый объем памяти автомата, формирующего на выходе заданную последовательность выходных кодов. Согласно заданию на выходе устройства должно быть сформировано 6 чисел. При этом число 21 повторяется 2 раза. Для автомата это два различных числа, так как после первого числа 21 идет число 97, а после второго – число 38. Поэтому на выходе формируется 6 различных чисел и 3.6.2. Для определения числа требуемых триггеров воспользуемся выражением:
Итак, для реализации подсистемы памяти необходимо 3 триггера. 3.6.3. Преобразуем заданные десятичные коды к виду двоично-десятичных кодов. Результаты преобразования сведены в таблицу 3.6. Таблица 3.6.1. Двоично-десятичное представление выходных кодов
П р и м е ч а н и е. В двоично-десятичном коде каждый разряд десятичного числа представляется четырехразрядным двоичным кодом, в котором используется только 10 (0…9) первых значений. Коды с 10 по 15 не используются. Согласно полученной таблицы для реализации заданной последовательности кодов необходимо использовать 8-разрядный код Z7…Z0.
3.6.4. Обобщенная структурная схема проектируемого устройства имеет вид, показанный на рис. 3.6.1. Очевидно, что для функционирования устройства не требуется использование входного сигнала, т.е. устройство имеет структуру автомата Мура. 3.6.5. Синтезируем граф переходов проектируемого устройства. Отметим, что для работы устройства необходимо 6 состояний, в то время как при объеме памяти (3 триггера) возможно формирование 8 состояний, т.е. имеем 2 лишних состояния, при появлении которых необходимо предусмотреть принудительный выход автомата из этих аварийных состояний. Допустим, что при попадании устройства в лишнее состояние автомат должен вернуться к началу последовательности, при этом на выходе должен сформироваться нулевой код. Отвечающий этому условию граф переходов показан на рис. 3.6.2. В этом графе, в виду отсутствия входного сигнала, в числителях дробей, записанных над ребрами графа, стоят прочерки.
Рис. 3.6.2. Граф переходов проектируемого устройства Для реализации триггерной подсистемы выбираем JK-триггер. Запишем таблицу переходов триггера данного типа (табл. 3.6.2). Особенностью данной таблицы является наличие большого числа неопределенных сигналов, что, с большой степенью вероятности, позволит упростить реализацию комбинационной подсистемы автомата за счет получения не полностью определенной расширенной таблицы истинности. С выбором типа триггера заканчивается проектирование подсистемы памяти. Она состоит из 3-х JK-триггеров. Сигнал ПОС Y, соответствующий таблице переходов, является 6-разрядным: Таблица 3.6.2. Таблица переходов JK-триггера
3.6.6. Составим расширенную таблицу истинности, описывающую работу комбинационной подсистемы автомата (табл. 3.6.3). Для этого состояниям, указанным на графе переходам, присвоим следующие коды: S0 = 000, S1 = 001, S2 = 010, S3 = 011, S4 = 100, S5 = 101, S6 = 110, S7 = 111. Таблица 3.6.3. Расширенная таблица истинности комбинационной подсистемы автомата
3.6.7. Минимизацию ФАЛ выполнена с использованием карт Вейча (рис. 3.6.3).
3.6.8. Приведем полученные выражения к базису элементов И-НЕ и ИЛИ-НЕ. При этом допустимое число входов элементов должно равняться 2, 3 или 4.
Основным критерием при Выбор типов логических элементов обусловлен необходимостью получения наиболее простых выражений ФАЛ, что предполагает упрощение схемной реализации автомата. 3.6.9. Синтезированная по ФАЛ схема автомата, приведена на рис. 3.6.4. 3.6.10. Нарисуем временные диаграммы, поясняющие работу спроектированного устройства. Для этого на вход С подадим последовательность импульсов синхронизации, а на выходах триггеров подсистемы памяти зададим одно из возможных состояний S. В качестве примера, на рис. 3.6.4 на выходах триггеров задано исходное состояние автомата S = 000. Для этого случая на выходе комбинационной подсистемы формируются следующие сигналы: J2= 0, K2 = 0, J1 = 0, K1 = 1, J0 = 1, K0 = 1, Z = 00100001. Полученные сигналы подтверждают исходное задание, так как на выходе получено число 21, а следующим состоянием будет S = 001. При нахождении выходных сигналов комбинационной подсистемы удобно пользоваться введенным ранее для триггеров понятием активного логического уровня. Для элемента И-НЕ активным является сигнал «лог. 0» так как появление на любом его входе этого сигнала выходной сигнал однозначно равен «лог. 1». Для элемента ИЛИ-НЕ это сигнал «лог. 1» формирующий на выходе сигнал «лог. 0». Поэтому (см. рис. 3.6.4) нет необходимости искать сигнал на выходе элемента DD12, так как на выходе DD11 сформирован сигнал «лог. 0» задающий на выходе элемента DD18 сигнал «лог. 1». На рис. 3.6.5. приведены полученные таким образом временные диаграммы работы спроектированного автомата. Применение двухступенчатых триггеров привело к тому, что, фактически изменение выходного кода автомата происходит по срезу импульса синхронизации. Поэтому, для реализации переключения по фронту на входе устройства, сигнал синхронизации С необходимо инвертировать (см. элемент DD0, рис. 3.6.4).
СПИСОК ЛИТЕРАТУРЫ 1. Беневоленский С.Б., Марченко А.Л. Основы электротехники. Учебное пособие для втузов. – М.: Физматлит, 2007. – 568 с. 2. Марченко А.Л., Опадчий Ю.Ф.Электротехника и электроника. Учебник для вузов. В 2-х кн. Кн. 1. Электротехника. – М.: НИЦ Инфра-М, 2015. – 574 с. 3. Беневоленский С.Б., Марченко А.Л. Основы электротехники. Компакт-диск (660 Мб). – М.: Дискарт, 2007. 4. Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов. Под ред. О.П. Глудкина. - М.: Голячая линия. Телеком, 2007. – 768 с. 5..Марченко А.Л. Основы электроники. Учебное пособие для вузов. – М.: ДМК Пресс. 2009. – 296 с. 6. Новожилов О.П. Основы цифровой техники. Учебное пособие. - М.: РадиоСофт, 2004. – 528 с.
ОГЛАВЛЕНИЕ
Популярное:
|
Последнее изменение этой страницы: 2016-06-05; Просмотров: 937; Нарушение авторского права страницы
, формируемые подсистемой памяти в данный момент времени. Очевидно, сигнал Sn определяется комбинацией выходных сигналов триггеров подсистемы памяти, т.е. 
, где 
и 
- выходные сигналы триггеров под номерами 1 и 0.
.
- 2-разрядный код, где 
и 
соответственно информационные сигналы первого и нулевого триггеров подсистемы памяти. Значения этих сигналов можно получить из таблицы переходов выбранного типа триггера (см. табл. 2.5.2). Например, для первой строки расширенной таблицы истинности имеем 
и 
т.е. оба триггера должны переключиться. Анализ таблицы 2.5.2 показывает, что для перехода триггера из сброшенного состояния 
в состояние установки 
на его информационный вход необходимо подать управляющий сигнал 
. Поэтому сигнал (код) Y для этой строки равен 11.
, выбираются либо из графа переходов, либо из расширенной таблицы истинности.
, 
, 
, 
, 
.
, 
, 
, 
.
и 
. Триггер DD2 формирует сигналы 
и 
. Для получения сигнала «лог. 1» используется логический элемент DD3 (2И-НЕ), на вход которого подаются два сигнала нулевого потенциала, который принято считать сигналом «лог. 0». Элемент DD4 используется в качестве инвертора для формирования сигнала 
.
, управляющий работой триггера DD1. Элементы DD7…DD12 и DD14…DD16 формируют выходные сигналы Z автомата.
.
, по два управляющих сигнала на каждый триггер. Сигнал 
3-разрядный.
или 
, 
, 
, 
, 
, 
, 
, 
, 
, 
, 
, 
, 
, 
.